四象限模擬乘法器是模擬信號處理系統(tǒng)中的重要組成單元，它被廣泛地應(yīng)用于鎖相環(huán)、頻率變換、調(diào)制與解調(diào)、自適應(yīng)濾波等許多模擬信號處理電路中。目前，適應(yīng)于低壓工作的CMOS四象限模擬乘法器由6個級聯(lián)的兩輸入組合結(jié)構(gòu)單元(Combiner)組成，這種結(jié)構(gòu)已廣泛應(yīng)用于射頻電路中，它的NMOS管分別對源漏相接，且通過負載電阻R直接到電源。因它的輸入電壓可直接控制晶體管電流，因而該乘法器工作所需要的電源電壓很小，其最小的電源電壓是NMOS柵源電壓與負載電阻上的壓降之和。但是這種乘法器結(jié)構(gòu)含有較多的電流支路，電阻也相對較多，一定程度上增加了版圖的面積和功耗，最重要的是該結(jié)構(gòu)對MOS管的匹配有嚴格要求，否則線性度很難保證，這樣也就對制造工藝提出了較高的要求。針對這一缺點，本文提出了一種新型模擬乘法器結(jié)構(gòu)，它采用減法電路來提高電路的線性度。
1 電路工作原理
1．1 設(shè)計思路
圖1給出適應(yīng)于低壓工作的CMOS四象限模擬乘法器結(jié)構(gòu)(Cornbiner)。它的輸出電壓為：
輸出電壓：
式中：V1=Vx+v1；V2=Vx-v1；V3=Vy+v2；V4=Vy-v2；Vx，Vy是共模電平，v1，v2是差模電平；KN是晶體管的跨導(dǎo)參數(shù)；VTN是NMOS的閾值電壓。
本文提出的新型模擬乘法器結(jié)構(gòu)基于MOS管工作在飽和區(qū)的平方律特性實現(xiàn)了乘法運算，不僅省去圖1所示乘法器電路中的多個電阻，也減少了電路的面積和功耗，最重要的是降低了晶體管對匹配的嚴格要求，因此可以提高電路的線性度。
圖2所示為該乘法器電路的設(shè)計框圖。由圖可知，
不管A1，A2，A3，A4是常數(shù)或者與輸入信號有關(guān)，假設(shè)A1=A2=A3=A4，Vidl=V1-V2，Vid2=V3-V4，最后的差分輸出：
這樣最終就實現(xiàn)了乘法運算功能。
1．2 電路實現(xiàn)
式(2)與式(3)中的平方運算可以由4個工作在飽和區(qū)的NMOS管實現(xiàn)，平方項中的減法運算可以由減法電路實現(xiàn)，如圖3所示。
由圖3可知，Vz與Vx之差就是Mx管的柵源電壓，而且Mx管的柵源電壓大小與輸入電壓Vy有關(guān)。假設(shè)Mx管與My管參數(shù)一樣，有：
這里VTP是PMOS的閾值電壓。由式(2)與式(3)相減，得：
將這種減法電路和4個工作在飽和區(qū)的NMOS管相結(jié)合，得到一種新型的CMOS四象限模擬乘法器，如圖4所示。
如上述，定義圖4中2個差分輸入對分別為Via1=V1-V2；Vid2=V3-V4，輸出端Vo1，Vo2。為了使電路工作在飽和區(qū)，最小的電源電壓必須滿足：
式中：VEFFP為PMOS管的飽和壓降。
對于深亞微米級CMOS工藝，一般PMOS管的閾值電壓絕對值可低至0．6 V以下，因此只要合適選擇晶體管尺寸，電路工作的電源電壓可低至1 V。
利用式(7)，輸出端Vo1，Vo2的輸出電壓：
最終輸出Vo，由式(6)、式(7)相減可得：
由輸出式(11)可知，該乘法器的輸出增益僅由負載電阻R，以及M9～M12晶體管的跨導(dǎo)參數(shù)決定。相比圖1所示電路結(jié)構(gòu)，節(jié)約4個電阻，減少了版圖面積，電路結(jié)構(gòu)更為簡單。
2 電路仿真與分析
對圖4所示乘法器使用HSpice仿真軟件進行仿真，其中MOS晶體管模型參數(shù)由典型0．18 μm CMOS工藝提供。電源電壓為1．8 V，仿真結(jié)果顯示，在1．8 V的工作電壓下，該乘法器靜態(tài)功耗可低至80μW，其線性輸入范圍達到±0．3 V，-3 dB帶寬可達到1 GHz。
為合理比較圖1和圖4所示兩種乘法器性能，將它們靜態(tài)功耗和轉(zhuǎn)換增益設(shè)為一致。晶體管參數(shù)設(shè)置如下：
其中2個電路靜態(tài)電源功耗均設(shè)為195μW；圖1中，Vid1，Vid2的共模電平設(shè)為0．66 V；圖4中，Vid1的共模電平設(shè)為0．6 V，Vid2的共模電平設(shè)為0．2 V。
如圖5所示：Vid1=±0．3 V，Vid2的輸入范圍也是-0．3～+0．3 V，且以50 mV的步長變化?？梢钥吹綄τ谡麄€輸入動態(tài)范圍，電路保持很好的線性度。
圖6所示該乘法器用作調(diào)幅電路。在Vid1端輸入一個幅值0．3 V，頻率5 kHz的正弦載波信號，Vid2端輸入一個同樣幅值，頻率100 MHz的正弦調(diào)制信號，得到一個完整的正弦包絡(luò)。
如圖7所示：固定V2，V3，V4輸入不變，對V1以0．05 V步長進行DC掃描，掃描范圍0．45～0．75 V。得到的-3 dB帶寬為1 GHz?？梢?，圖4所示乘法器頻率特性良好，帶寬較寬，可以處理較高頻率信號。
圖8是該乘法器電路THD仿真結(jié)果；圖4中在Vid2加上頻率100 kHz，幅度變化的正弦信號，Vid1固定在0．6 V；圖1中在Vid2加上頻率100 kHz相同幅度變化的正弦信號，Vid1固定在0．6 V，圖中折線①代表圖1乘法器的仿真結(jié)果，折線②代表圖4乘法器的仿真結(jié)果，可以明顯看出，對于同樣的輸入，圖4所示乘法器失真更小，線性度更好。整體來說，本乘法器較好的完成了對模擬信號的相乘處理功能，在整個線性輸入范圍內(nèi)都表現(xiàn)出完好的線性相乘結(jié)果，較高的線性度以及較大的-3 dB帶寬，并經(jīng)仿真驗證成功，可能存在的不足之處在于其線性輸入范圍有待進一步提高。
3 版圖設(shè)計
使用0．18 μm CMOS工藝技術(shù)，對圖4電路設(shè)計版圖。與一般的低壓CMOS四象限模擬乘法器電路(圖1)相比，版圖設(shè)計時最顯著的提升就是節(jié)約4個電阻的版圖面積，如果工藝中包含高阻值的電阻類型，這種優(yōu)勢就更為突出。
4 結(jié)語
本文提出了一種結(jié)構(gòu)簡單的高線性CMOS四象限模擬乘法器，該乘法器基于交叉耦合平方電路結(jié)構(gòu)并采用減法電路來實現(xiàn)。HSPICE仿真結(jié)果顯示，該乘法器功耗可低至80μW，其線性輸入范圍達到±0．3 V，-3 dB帶寬可達到1 GHz。在同樣的電源電壓和功耗條件下，相比于圖1所示的乘法器，最突出的優(yōu)點是線性度得到顯著改善。在要求低高線性的高頻模擬信號處理系統(tǒng)中該乘法器有望得到廣泛應(yīng)用。