隨著IEEE Std 1394-1995技術的高速發(fā)展，IEEE 1394已經(jīng)成為眾多電子設備基本的外部接口。然而，要進一步擴展它的適用領域，就必須克服其接口被限制工作在較短距離以及不適用于較高數(shù)據(jù)傳輸率的缺陷。IEEE Std 1394b-2002作為其修訂版本支持800 Mb·s-1傳輸速率，且中繼距離長達100m。它將原來的DS（Data-Strobe）編碼方式改進為8B／10B編碼方式，這對于1394性能的改進起著決定性作用。同時，1394b是向下兼容的，也就是說同一個電路既可以選擇使用DS編碼也可以選擇使用8B／10B編碼。

　　現(xiàn)在符合1394b標準的鏈路層和物理層控制芯片都遵循1394 OHCI（開放式主機控制接口協(xié)議），它的主要功能是實現(xiàn)總線的鏈路層協(xié)議。本系統(tǒng)通過NIOSII處理器，根據(jù)1394 OHCI，對FPGA以及1394套片進行控制，實現(xiàn)了雙向數(shù)據(jù)傳輸。其主要功能是將外部視頻數(shù)據(jù)打包，按照1394b協(xié)議，傳輸?shù)街鳈C端進行實時顯示，并實現(xiàn)與主機的相互通信。

　　1 1394 OHCI的特點

　　支持事務層和總線管理層，而且?guī)в幸粋€PCI主機總線接口，以及高速率數(shù)據(jù)傳輸所需要的DMA引擎。支持兩種數(shù)據(jù)傳輸：異步傳輸和等時傳輸。

　　異步傳輸：1394 OHCI可以發(fā)送和接收所有1394所定義的數(shù)據(jù)包格式。無論是從主機存儲器中讀出發(fā)送數(shù)據(jù)包，還是將接收到的數(shù)據(jù)包寫入主機存儲器，都是通過DMA來實現(xiàn)的。在向主機總線存儲空間讀和寫時，1394 OHCI也可以通過直接執(zhí)行1394讀和寫請求而作為主機總線和1394之間的總線橋。

　　等時傳輸：1394 OHCI可以執(zhí)行循環(huán)控制器的功能。也就是說它包含了一個循環(huán)計時器和計數(shù)器，可以在8 kHz時鐘的每個上升沿后安排一個循環(huán)開始包的傳輸。1394 OHCI可以產(chǎn)生內部時鐘。當它不是循環(huán)控制器時，1394 OHCI根據(jù)循環(huán)開始包，通過更正其循環(huán)計時器來保持它的內部時鐘與主節(jié)點的周期同步。1394 OHCI為等時發(fā)送和等時接收各提供了一個DMA控制器。每個DMA控制器支持高達32個不同的DMA上下文（context）。等時發(fā)送DMA控制器可以在每個周期，從每個上下文發(fā)送數(shù)據(jù)。而每個上下文只能從唯一的等時信道發(fā)送數(shù)據(jù)。等時接收DMA控制器可以在每個周期，從每個上下文接收數(shù)據(jù)。但是每個上下文既可以從唯一的等時信道接收數(shù)據(jù)，也可以從多個等時信道接收數(shù)據(jù)。

　　2 硬件結構

　　以FPGA內嵌的NIOSII處理器為開發(fā)平臺，控制實現(xiàn)數(shù)據(jù)的雙向傳輸。其硬件結構框圖如圖1所示。主要由NIOSII系統(tǒng)模塊、SPI口的數(shù)據(jù)輸入輸出模塊、1394套片模塊、SRAM模塊、串口（UART）通信模塊、電源管理模塊、EPCS模塊和Flash模塊組成。其中，F(xiàn)PGA芯片為主控芯片，選擇Ahera公司Cyclone II系列的EP2C70F672C8N；Flash芯片用于存儲NIOSII嵌入式處理器的代碼和數(shù)據(jù)，F(xiàn)PGA上電后從中讀??；SRAM芯片一個用于對外部大量視頻數(shù)據(jù)進行緩存，另一個作為C代碼的運行空間。串口主要用以產(chǎn)生異步數(shù)據(jù)，外部視頻數(shù)據(jù)則主要通過SPI口進行等時傳輸。

圖1 系統(tǒng)的硬件結構框圖

　　3 軟件工作流程

　　在NIOSII IDE集成環(huán)境下，根據(jù)1394 OHCI協(xié)議，使NIOSII處理器實現(xiàn)對總線的初始化，以及管理，并通過DMA方式實現(xiàn)等時和異步數(shù)據(jù)傳輸。其中等時數(shù)據(jù)傳輸僅考慮將外部視頻數(shù)據(jù)打包發(fā)送到主機，而異步數(shù)據(jù)傳輸分為主機發(fā)起的異步傳輸和1394設備發(fā)起的異步傳輸。

　　3.1 系統(tǒng)的自舉

　　主要為系統(tǒng)初始化、檢測電纜以及根節(jié)點的確定。系統(tǒng)初始化主要是配置鏈路層芯片寄存器，使其工作在需要的狀態(tài)下。分為對PCI寄存器的初始化和對OHCI寄存器的初始化。對PCI寄存器的初始化包括對TSB82AA2設備ID和PCI廠商ID的驗證，OHCI基地址寄存器的設置以及對指令狀態(tài)寄存器的配置。而對OHCI寄存器的初始化則包括對各個中斷寄存器和DMA上下文的設置，以及控制寄存器的配置。檢測電纜是否插入是通過讀取物理層芯片某寄存器的相應位來判斷的。電纜插入后，通過檢查和配置Node ID寄存器，強制設置本節(jié)點為子節(jié)點，主機為根節(jié)點，直到成功為止。

　　3.2 數(shù)據(jù)的傳輸

　　在1394 OHCI中，不管是等時傳輸，還是異步傳輸，都是通過DMA方式實現(xiàn)的，而且每個DMA都有一個FIFO，用于暫時存放數(shù)據(jù)。其中各FIFO的存儲容量為：異步發(fā)送（AT）FIFO為5 kB，異步接收（AR）F7FO為2 kB，等時發(fā)送（IT）fIFO為2 kB，等時接收（IR）FIFO為2 kB。無論是物理層接收到的還是要發(fā)送出去的數(shù)據(jù)包，都被暫時存放在相應的FIFO中，由1394套片的內部邏輯控制將其傳送到1394總線上。

　?。?）主機發(fā)起的異步傳輸。

　　主機發(fā)起的異步傳輸即由主機發(fā)出異步傳輸請求，1394設備進行響應，因此在這一部分，主要是異步請求包的接收以及異步響應包的發(fā)送。其工作流程如圖2所示。1394設備接收到主機發(fā)來的異步請求包后，就會產(chǎn)生異步接收請求中斷，這可由鏈路層芯片中斷寄存器的RQPkt位表征。當一個數(shù)據(jù)包傳送完畢后，數(shù)據(jù)包的最后一個指令描述符的xferStatus字段將被重置，這時數(shù)據(jù)包已被成功傳送到AT響應FIFO中。

圖2 主機發(fā)起的異步傳輸工作流程

　　（2）1394設備發(fā)起的異步傳輸。

　　同樣，由1394設備發(fā)起的異步傳輸即由1394設備發(fā)出異步傳輸請求，主機進行響應。因此，這一部分主要是異步請求包的發(fā)送以及異步響應包的接收，其工作流程如圖3所示。這時會產(chǎn)生異步請求輸出DMA中斷，這可由鏈路層芯片中斷寄存器的reqTxComplete位表征。1394設備接收到主機發(fā)來的異步響應包后，會產(chǎn)生異步接收響應中斷，這可通過鏈路層芯片中斷寄存器得知。另外，發(fā)送出去的請求包也將被暫時存放在內存中，以便與返回的響應包對應。

圖3 1394設備發(fā)起的異步傳輸?shù)墓ぷ髁鞒?/p>

　?。?）等時傳輸。

　　等時傳輸主要實現(xiàn)的功能是通過1394設備將外部的視頻數(shù)據(jù)等時傳輸?shù)街鳈C進行實時顯示。外部視頻數(shù)據(jù)與FPGA的SPI接口相連，F(xiàn)PGA把接收到的數(shù)據(jù)緩存在SRAM中，等時傳輸時，F(xiàn)PGA讀取SRAM中的數(shù)據(jù)，生成等時數(shù)據(jù)包。這一部分的主要工作就是等時數(shù)據(jù)包的發(fā)送，其工作流程如圖4所示。

圖4 等時傳輸?shù)墓ぷ髁鞒?/p>

　　4 測試結果分析

　　為了測試系統(tǒng)性能，進行了最快傳輸速度測試。設置總線傳輸速度為800Mb·s-1，根據(jù)1394總線協(xié)議的規(guī)定，每個數(shù)據(jù)包最大為4 096 bit。理論上一個傳輸周期125μs傳送一個數(shù)據(jù)包，因此每秒最多傳輸數(shù)據(jù)31.25 Mb，轉換為比特率，最大傳輸速度為250 Mb·s-1。實測的最快傳輸速度可達227 Mb·s-1，相對于1394a理論上的最大速度125 Mb·s-1提高了較多，因此該系統(tǒng)在傳輸速度上具有較大優(yōu)勢。同時，主機端實時顯示的視頻實時性和可靠性也較好。

　　5 結束語

　　本系統(tǒng)，采用800 Mb·s-1的總線傳輸速率，利用FPGA內嵌的NIOSII處理器作為控制核心，實現(xiàn)了雙向傳輸，用異步傳輸方式傳輸主機端指令和攝像頭方位及狀態(tài)信息，用等時傳輸方式將攝像頭數(shù)據(jù)傳輸?shù)街鳈C端進行實時顯示。實驗表明，相對于1394a，該方案具有高速通信、可靠性高、實時性強等優(yōu)點，達到了預定目標，運行良好。本系統(tǒng)研究的是1394設備與主機間的通信，在此基礎上還可以研究在脫離計算機的環(huán)境下，兩個1394設備間的通信傳輸以及多個設備的組網(wǎng)傳輸。