Verilog HDL 相關(guān)文章(29篇)
-
基于FPGA的误码测试仪研究与设计
發(fā)表于：2014/2/12 上午9:56:22
-
基于Verilog HDL的一种绝对值编码器实时读出算法
發(fā)表于：2013/3/1 下午3:15:13
-
基于Verilog HDL的FIR数字滤波器设计与仿真
發(fā)表于：2012/11/5 下午4:20:41
-
基于Verilog HDL设计实现的乘法器性能研究
發(fā)表于：2012/8/1 下午4:41:41
-
基于CPLD的PLC背板总线协议接口芯片的设计
發(fā)表于：2012/7/25 下午4:52:51
-
用FPGA实现WCDMA下行扰码
發(fā)表于：2012/4/17 下午5:05:07
-
CY7C68013与FPGA接口的Verilog HDL实现
發(fā)表于：2012/2/8 下午3:35:51
-
一种多功能正弦信号发生器的设计
發(fā)表于：2012/1/12 下午2:29:26
-
Verilog HDL语言的一些重要概念
發(fā)表于：2011/10/14 下午4:07:44
-
基于FPGA和DDS的信号源设计
發(fā)表于：2011/9/15 上午10:35:13
-
基于AD7892SQ和CPLD的数据采集系统的设计[图]
發(fā)表于：2011/8/24 下午12:04:00
-
基于FPGA的通用异步收发器设计
發(fā)表于：2011/8/23 上午9:20:00
-
基于Verilog HDL滤波器的设计
發(fā)表于：2011/8/20 下午3:21:20
-
基于Verilog HDL的CMOS图像敏感器驱动电路
發(fā)表于：2011/8/19 上午12:00:00
-
基于AD7892SQ和CPLD的数据采集系统的设计
發(fā)表于：2011/8/1 下午4:25:00
-
PLD/FPGA硬件编程语言Verilog HDL
發(fā)表于：2011/7/23 上午12:00:00
-
基于FPGA的LCoS驱动和图像处理系统
發(fā)表于：2011/6/30 下午12:13:01
-
DWT域数字水印算法的FPGA实现
發(fā)表于：2011/5/9 下午1:43:43
-
基于AD7892SQ和CPLD的数据采集系统
發(fā)表于：2011/4/15 上午12:00:00
-
基于FPGA的带CRC校验的异步串口通信
發(fā)表于：2010/12/28 上午12:00:00
-
基于FPGA技术的GPS数据加密系统设计研究
發(fā)表于：2010/9/27 下午2:49:29
-
基于Verilog HDL的小波滤波器的设计与实现
發(fā)表于：2010/9/26 下午4:28:30
-
16位微控制器的设计与实现
發(fā)表于：2010/8/30 上午4:42:46
-
基于Verilog HDL的UART模块设计与仿真
發(fā)表于：2010/8/22 上午9:24:28
-
高速DSP串行外设接口设计
發(fā)表于：2010/4/15 上午12:00:00
-
一种改进的RFID中的密勒解码方法
發(fā)表于：2009/12/18 上午11:51:13
-
基于Verilog HDL描述的802.11a基带芯片的测试方案
發(fā)表于：2009/11/20 上午10:06:13
-
基于Verilog HDL的CMOS图像敏感器驱动电路设计
發(fā)表于：2008/9/8 下午2:38:49
-
一种8位嵌入式RISC MCU IP核数据通道模型设计
發(fā)表于：2008/6/18 下午1:17:55
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2