IP核相關(guān)文章(117篇)

基于FPGA的雷達(dá)A式顯示電路設(shè)計(jì)
發(fā)表于：2022/8/9 11:24:00
PowperPC架構(gòu)下USB3.0的IP核軟硬件協(xié)作驗(yàn)證
發(fā)表于：2022/5/16 14:46:00
Rambus發(fā)布業(yè)界首款5600 MT/s DDR5寄存時(shí)鐘驅(qū)動(dòng)器（RCD），進(jìn)一步提升服務(wù)器存儲(chǔ)性能
發(fā)表于：2021/11/18 10:33:58
芯片設(shè)計(jì)中重要的IP核
發(fā)表于：2020/12/20 13:07:53
基于SVA的AFDX網(wǎng)絡(luò)MAC IP核功能驗(yàn)證
發(fā)表于：2020/7/24 9:37:00
基于Spartan3S400的LIN總線控制器IP核設(shè)計(jì)與車載應(yīng)用
發(fā)表于：2018/9/4 15:30:50
盲信號(hào)處理中FastICA算法的IP核設(shè)計(jì)
發(fā)表于：2018/8/24 17:21:00
基于FPGA的CompactPCI Express通信接口模塊設(shè)計(jì)研究與實(shí)現(xiàn)
發(fā)表于：2018/8/2 14:58:30
高性能主從模式動(dòng)態(tài)可重構(gòu)的SPI IP核設(shè)計(jì)
發(fā)表于：2018/3/19 11:38:00
航電FC接口板存儲(chǔ)模塊設(shè)計(jì)與硬件電路實(shí)現(xiàn)
發(fā)表于：2017/1/3 19:18:00
中國(guó)首個(gè)異構(gòu)計(jì)算處理器IP核在硅上成功實(shí)現(xiàn)
發(fā)表于：2016/9/2 9:20:00
GPT在異構(gòu)系統(tǒng)架構(gòu)（HSA）全球峰會(huì)上發(fā)布其最新進(jìn)展
發(fā)表于：2016/8/30 13:46:00
基于FPGA的FLAC音頻硬解碼的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2016/2/29 13:46:00
基于FPGA的C/S模式網(wǎng)絡(luò)硬盤設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2015/10/15 20:21:00
通用可編程接口IP核的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2015/7/24 13:43:00
Cadence推出業(yè)界首款支持DTS Neural Surround的IP核解決方案
發(fā)表于：2013/10/16 15:45:42
FPGA IP核軟硬件協(xié)同驗(yàn)證采用形式驗(yàn)證技術(shù)
發(fā)表于：2013/7/18 15:26:49
Tensilica與華為為下一代產(chǎn)品深化戰(zhàn)略合作伙伴關(guān)系
發(fā)表于：2013/2/27 19:59:39
Tensilica推出隨時(shí)傾聽的語(yǔ)音觸發(fā)和語(yǔ)音識(shí)別DSP IP核精巧設(shè)計(jì)與超低功耗均創(chuàng)行業(yè)紀(jì)錄
發(fā)表于：2013/1/5 9:44:38
基于IP核的FIR低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2012/11/12 14:15:41
一種新的SRAM工藝FPGA的保護(hù)方法
發(fā)表于：2012/11/5 16:54:02
基于NiosII的智能多接口片上系統(tǒng)設(shè)計(jì)
發(fā)表于：2012/9/20 16:57:00
基于FPGA IP核的FFT實(shí)現(xiàn)
發(fā)表于：2012/9/5 16:34:41
基于XQ2V1000 FPGA的數(shù)字脈沖壓縮系統(tǒng)
發(fā)表于：2012/7/5 16:29:12
基于VHDL語(yǔ)言的IP核驗(yàn)證
發(fā)表于：2012/6/26 10:45:52
變參數(shù)RS編碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2012/6/26 10:45:30
Xilinx豐富FEC IP核鼎助網(wǎng)絡(luò)運(yùn)營(yíng)商降低運(yùn)營(yíng)和資本支出
發(fā)表于：2012/6/20 11:10:25
最新推出萊迪思MachXO2 PLD系列嵌入式功能塊的參考設(shè)計(jì)
發(fā)表于：2012/6/4 15:39:16
浮點(diǎn)矩陣相乘IP核并行改進(jìn)的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：2012/4/24 14:29:00
在嵌入FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)
發(fā)表于：2012/4/17 17:06:27

?
1
2
3
4
?

Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有京ICP備10017138號(hào)-2