基于SignalTap II的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與調(diào)試
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：502 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：隨著芯片集成度的提高及封裝技術(shù)的發(fā)展，系統(tǒng)設(shè)計(jì)與調(diào)試變得越來越困難，基于Quartus II軟件自帶的第二代系統(tǒng)級調(diào)試工具SignalTap II，采用EP4CE15F17C8的FPGA開發(fā)板為實(shí)驗(yàn)平臺(tái)，以AD9280為核心進(jìn)行數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和調(diào)試。結(jié)果表明，采用SignalTap II可以有效地提高系統(tǒng)設(shè)計(jì)效率，增強(qiáng)對系統(tǒng)內(nèi)部數(shù)據(jù)變化的監(jiān)測，為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)調(diào)試提供了一種高效、便捷的方法。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。