LTE系統(tǒng)中小區(qū)搜索定時(shí)同步的FPGA設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：499 K
標(biāo)簽： 長(zhǎng)期演進(jìn) 小區(qū)搜索 主同步信號(hào)
所需積分：0分積分不夠怎么辦？
文檔介紹：對(duì)比于傳統(tǒng)DSP串行模式，基于FPGA提出了一種并行高效的小區(qū)搜索定時(shí)同步設(shè)計(jì)方案。從空中接口接收數(shù)據(jù)到FPGA的片內(nèi)存儲(chǔ)模塊，采用多路高速乘法器進(jìn)行序列互相關(guān)檢測(cè)和動(dòng)態(tài)門限配置，實(shí)現(xiàn)了數(shù)據(jù)接收和處理的無(wú)縫銜接，大大縮短了主同步信號(hào)的檢測(cè)時(shí)間，降低了解碼復(fù)雜度，并以Virtex-6芯片為硬件平臺(tái)進(jìn)行了仿真、綜合、板級(jí)驗(yàn)證、聯(lián)機(jī)驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明，該設(shè)計(jì)方案的處理速度和數(shù)據(jù)精度滿足LTE系統(tǒng)測(cè)試要求，已應(yīng)用于終端測(cè)試儀表的開發(fā)中。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。