基于FPGA的數(shù)字脈沖成形技術(shù)的研究
所屬分類：參考設(shè)計
上傳者：aet
文檔大?。?span>389 K
標(biāo)簽： FPGA 高速ADC 梯形成形
所需積分：0分積分不夠怎么辦？
文檔介紹：采用FPGA作為主控芯片，實現(xiàn)數(shù)字化脈沖成形電路。該數(shù)字化脈沖成形電路不僅可以替代傳統(tǒng)的模擬濾波成形電路，而且可以減少模擬電路中的白噪聲，提高系統(tǒng)的靈活性和穩(wěn)定性，具有一定的理論意義和實用價值。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。