FPGA驗證簡介
所屬分類：參考設(shè)計
上傳者：coco
文檔大小：253 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：在FPGA幾個主要開發(fā)步驟當中，屬于驗證的有功能仿真和時序驗證兩個步驟，由于前仿真和后仿真涉及驗證環(huán)境的建立，需要耗費大量的時間，而在STA中對時序報告進行分析也是一個非常復雜的事情，因此驗證在整個設(shè)計流程中占用了大量的時間，在復雜的FPGA/IC設(shè)計中，驗證所占的時間估計在60％～70％之間。相比較而言，F(xiàn)PGA設(shè)計流程的其他環(huán)節(jié)由于需要人為干預(yù)的東西比較少，例如綜合、布局布線等流程，基本所有的工作都由工具完成，設(shè)置好工具的參數(shù)之后，結(jié)果很快就可以出來，因此所花的時間精力要比驗證少的多。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。