基于FPGA的視頻監(jiān)控系統(tǒng) | |
所屬分類:解決方案 | |
上傳者:aet | |
文檔大小:392 K | |
標(biāo)簽: FPGA | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:提出了基于FPGA的視頻監(jiān)控系統(tǒng)整體實(shí)現(xiàn)方案。首先介紹了在FPGA中設(shè)計(jì)I2C總線配置模塊對(duì)視頻處理芯片進(jìn)行合理的配置,然后簡(jiǎn)單介紹了視頻信號(hào)的處理過(guò)程。經(jīng)過(guò)處理后的視頻信號(hào)通過(guò)乒乓機(jī)制存儲(chǔ)到SDRAM緩存,最后按照VGA的時(shí)序送到顯示器正常顯示。本設(shè)計(jì)采用VerilogHDL語(yǔ)言編寫程序,并用Modelsim軟件進(jìn)行仿真,采用ISE下載到Virtex-II XC2VP30 FFG896開(kāi)發(fā)板實(shí)現(xiàn)了視頻監(jiān)控功能。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2