CLB總線事務(wù)級(jí)建模及其仿真平臺(tái)的設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大小：1653 K
標(biāo)簽： SOC
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了采用事務(wù)級(jí)建模的方法對(duì)國(guó)內(nèi)具有自主知識(shí)產(chǎn)權(quán)的國(guó)芯CLB總線進(jìn)行建模的方案，并利用多時(shí)鐘技術(shù)來(lái)保證模型的周期精確。同時(shí)對(duì)所建模型進(jìn)行了VCI接口協(xié)議的封裝，便于其在不同平臺(tái)上的移植。為了驗(yàn)證本設(shè)計(jì)的正確性，在電子系統(tǒng)級(jí)平臺(tái)上實(shí)現(xiàn)了基于CLB的SoC。實(shí)驗(yàn)結(jié)果表明，本模型可以大大提高軟、硬件協(xié)同開(kāi)發(fā)驗(yàn)證的效率，增強(qiáng)IP模塊的復(fù)用性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。