基于FPGA的USB接口數(shù)據(jù)采集系統(tǒng)設計
所屬分類：參考設計
上傳者：aet
文檔大?。?span>244 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種高速實時數(shù)據(jù)采集系統(tǒng)的設計。該系統(tǒng)以FPGA作為邏輯控制的核心，以USB2.0作為與上位機數(shù)據(jù)傳輸?shù)慕涌?，能同時支持單端16路和差分8路模擬信號輸入，最大采樣率為200 kHz,12位的轉換精度。描述了系統(tǒng)的主要組成和FPGA模塊化設計的實現(xiàn)方法，并給出了其核心模塊的時序仿真波形圖。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。