| 基于軟件測(cè)試技術(shù)的FPGA測(cè)試研究 | |
| 所屬分類:參考設(shè)計(jì) | |
| 上傳者:aet | |
| 文檔大小:265 K | |
| 標(biāo)簽: FPGA | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:基于對(duì)FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測(cè)試技術(shù)在FPGA測(cè)試中的應(yīng)用, 并分析了其可行性; 通過(guò)對(duì)比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測(cè)試要求,從而在軟件測(cè)試技術(shù)的基礎(chǔ)上針對(duì)FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實(shí)用的FPGA測(cè)試方法。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2