確定AD9548系統(tǒng)時鐘低環(huán)路帶寬應(yīng)用中的最大容許頻率漂移速率
所屬分類：解決方案
上傳者：ADI
文檔大小：691 K
標(biāo)簽： 終端
所需積分：0分積分不夠怎么辦？
文檔介紹：在大多數(shù)應(yīng)用中，頻率源的穩(wěn)定性(模擬PLL中的VCO或 AD9548中的系統(tǒng)時鐘)不是一個大問題，因為PLL控制環(huán)路通常會補(bǔ)償任何內(nèi)在的頻率漂移。但在環(huán)路帶寬非常低的應(yīng)用中，頻率漂移速率需要予以特別關(guān)注，因為當(dāng)頻率漂移速率非常高時，環(huán)路可能無法以足夠快的速度做出響應(yīng)并進(jìn)行補(bǔ)償。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。