fpga實(shí)現(xiàn)濾波器
所屬分類：參考設(shè)計(jì)
上傳者：neelam
文檔大?。?span>193 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘加結(jié)構(gòu)相比，具有并行處理的高效性特點(diǎn)。本文研究了一種16階FIR濾波器的FPGA設(shè)計(jì)方法，采用Verilog HDI語言描述設(shè)計(jì)文件，在Xilinx ISE 7.1i及ModelSimSE 6.1b平臺(tái)上進(jìn)行了實(shí)驗(yàn)仿真及時(shí)序分析，并探討了實(shí)際工程中硬件資源利用率及運(yùn)算速度等問題。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。