基于FPGA的寬帶數(shù)字接收機變帶寬數(shù)字下變頻器設計
所屬分類：解決方案
上傳者：chenyy
文檔大小：3897 K
標簽： SoPC
所需積分：0分積分不夠怎么辦？
文檔介紹：數(shù)字下變頻器（Digital Down-Converter，DDC）是寬帶數(shù)字接收機的重要組成部分，本文基于FPGA芯片Stratix II EP2S60F672C4設計了一個適用于寬帶數(shù)字接收機的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結合了傳統(tǒng)數(shù)字下變頻結構與多相濾波結構的優(yōu)點，實現(xiàn)了對輸入中頻信號的高效高速處理，同時可以在較大范圍內(nèi)對信號處理帶寬進行靈活配置。硬件調(diào)試結果驗證了本設計的有效性。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。