AVS視頻解碼中幀內預測模塊的硬件化設計及SoPC驗證 | |
所屬分類:解決方案 | |
上傳者:aet | |
文檔大?。?span>1043 K | |
標簽: SoPC FPGA NIOS II | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:本文通過研究AVS標準中幀內預測的實現(xiàn)算法,對幀內預測模塊進行了劃分,并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設計。其中,在預測值計算模塊設計中,提出了一種關鍵路徑更短、占用資源更少的可重構運算單元,利于流水線設計,可以提高運行頻率。并且,在參考樣本管理方案中采用了一種環(huán)形Ram預加載方案,可以有效地提高了預測速度。借助于基于Nios II 的SoPC系統(tǒng),通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試,證明本設計的幀內預測模塊可以正常工作在100Mhz,解碼速度提高了19.4%。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2