最新下載華為靜態(tài)時序分析與邏輯設計
所屬分類：教程|講義
上傳者：jessicayangh
文檔大?。?span>682 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：靜態(tài)時序分析是一種重要的邏輯驗證方法，設計者根據(jù)靜態(tài)時序分析的結(jié)果來修改和優(yōu)化邏輯，直到設計滿足要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。