基于UltraScale架構(gòu)FPGA的DDR3用戶接口優(yōu)化系統(tǒng)
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>4866 K
標(biāo)簽： XCKU060 DDR3 SDRAM 讀寫方案優(yōu)化
所需積分：0分積分不夠怎么辦？
文檔介紹：為滿足高速傳輸系統(tǒng)領(lǐng)域?qū)τ趯崟r、高速數(shù)據(jù)采集與緩存的需求，結(jié)合Xilinx 提供的基于UltraScale架構(gòu)的XCKU060，在了解FPGA與DDR3相應(yīng)節(jié)點的定義與特性的基礎(chǔ)上，對其引腳進(jìn)行合理分配連接，使其能夠成功在IP核上運行使用。為了方便用戶在軟件方面的使用，在此基礎(chǔ)上對其控制器接口引入讀寫FIFO和讀寫邏輯控制模塊，優(yōu)化了接口封裝，并在VIVADO軟件對讀寫過程進(jìn)行測試。該方法可滿足高速、大容量、實時數(shù)據(jù)的讀寫要求，充分發(fā)揮了DDR3存儲的靈活性。 關(guān)鍵詞：XCKU060；DDR3 SDRAM；讀寫方案優(yōu)化；IP核應(yīng)用；FPGA引腳分配；數(shù)據(jù)采集存儲
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。