基于FPGA的晶圓級芯片封裝圖像序列配準方法的設(shè)計與實現(xiàn)*
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>4675 K
標簽： 晶圓級芯片封裝 圖像配準 FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：針對未切割晶圓進行封裝后的晶圓級芯片封裝（WLCSP），12英寸晶圓以1 μm物理分辨率進行自動光學檢測（AOI）面臨大幅面、高質(zhì)量成像和成像速度的技術(shù)挑戰(zhàn)。晶圓全局圖像需由多幅掃描生成的局部圖像序列拼接而成，為實現(xiàn)圖像序列的高質(zhì)量、高速配準，在FPGA中采用OpenCL實現(xiàn)相位相關(guān)法進行四鄰域棋盤配準。首先在構(gòu)建二維FFT和互功率譜函數(shù)內(nèi)核的基礎(chǔ)上，采用雙端口緩存和行緩存的設(shè)備全局內(nèi)存對計算過程的頻譜數(shù)據(jù)進行復(fù)用并應(yīng)用內(nèi)核通道級聯(lián)提高配準速度，基于最小生成樹優(yōu)化配準結(jié)果降低全局圖像坐標計算的累積誤差，并經(jīng)實際掃描圖像驗證配準算法及加速性能。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。