基于UVM和C語言驗(yàn)證JTAG調(diào)試協(xié)議的研究與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：zhoubin333
文檔大?。?span>3914 K
標(biāo)簽： UVM FPGA原型驗(yàn)證 C語言
所需積分：0分積分不夠怎么辦？
文檔介紹：芯片驗(yàn)證中，JTAG協(xié)議功能的好壞決定了芯片流片回來后是否具有可調(diào)試狀態(tài)。多數(shù)情況下是編寫一段既冗長且不易維護(hù)的TestBench代碼進(jìn)行驗(yàn)證；有些情況依賴FPGA原型驗(yàn)證手段去驗(yàn)證JTAG協(xié)議，但在該情況下，一些模塊需進(jìn)行FPGA資源替換，無法保證與RTL級網(wǎng)表一致，可能導(dǎo)致流片后回來的芯片JTAG調(diào)試不通。針對這些情況，結(jié)合UVM方法學(xué)的通用性和C語言的便利性，提出一種基于UVM和C語言聯(lián)合驗(yàn)證JTAG調(diào)試協(xié)議的實(shí)現(xiàn)方法。UVM搭建驗(yàn)證JTAG協(xié)議的框架，C語言側(cè)編寫測試用例，用例通過調(diào)用UVM側(cè)實(shí)現(xiàn)的芯片JTAG接口驅(qū)動時序的方法來到達(dá)實(shí)現(xiàn)C語言驗(yàn)證芯片JTAG協(xié)議的結(jié)果。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。