Innovus機器學習在高性能CPU設計中的應用 | |
所屬分類:技術論文 | |
上傳者:aetmagazine | |
文檔大?。?span>624 K | |
標簽: 機器學習 Innovus 芯片設計 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:高性能芯片設計在7 nm及更高級的工藝節(jié)點上,設計規(guī)模更大、頻率更高、設計數(shù)據(jù)和可變性更復雜,物理設計難度增大。機器學習在多領域均獲得成功應用,復雜的芯片設計是應用機器學習的一個很好的領域。Cadence將機器學習算法內(nèi)置到Innovus工具中,通過對芯片設計數(shù)據(jù)進行學習建模,建立機器學習模型,從而提升芯片性能表現(xiàn)。建立了一個應用機器學習優(yōu)化延時的物理流程來提升芯片設計性能。詳細討論分析了分別對單元延時、線延時、單元和線延時進行優(yōu)化對設計的影響,進而找到一個較好的延時優(yōu)化方案。最后利用另一款設計難度更大,性能要求更高的模塊從時序、功耗、線長等方面較為全面地分析驗證設計方案的合理性。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2