使用時鐘PLL的源同步系統(tǒng)時序分析 | |
所屬分類:技術(shù)論文 | |
上傳者:serena | |
標簽: 時鐘PLL | |
所需積分:1分積分不夠怎么辦? | |
文檔介紹: 使用時鐘PLL的源同步系統(tǒng)時序分析 (一)回顧源同步時序計算 ,下面解釋以上公式中各參數(shù)的意義: Etch Delay:與常說的飛行時間(Flight Time)意義相同,其值并不是從仿真直接得到,而是通過仿真結(jié)果的后處理得來。 請看下面圖示: 圖一為實際電路,激勵源從輸出端,經(jīng)過互連到達接收端,傳輸延時如圖示Rmin,Rmax,F(xiàn)min,F(xiàn)max。 圖二為對應(yīng)輸出端的測試負載電路,測試負載延時如圖示Rising,F(xiàn)alling。通過這兩組值就可以計算得到Etch Delay 的最大和最小值。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2