頭條 Microchip宣布對FPGA產品降價30% 5月20日消息，據EEnews europe報道，芯片大廠Microchip已將其 Polarfire FPGA 和片上系統(tǒng) （SoC） 的價格降大幅低了30%。 最新資訊 KLA-Tencor 持續(xù)招聘中國優(yōu)秀人材 看好中國半導體行業(yè)未來持續(xù)的蓬勃發(fā)展，工藝控制與成品率管理解決方案提供商KLA-Tencor (科天)透過半導體檢測與量測技術，以最快的速度及最有效的方式 ，幫助客戶解決在生產時面對的良率問題。此外，KLA-Tencor為了提供高質量服務，更將擴大招聘人才，以優(yōu)秀團隊響應客戶需求。 發(fā)表于：11/29/2016 IGBT模塊鍵合線故障與門極雜散阻抗的關系研究 鍵合線脫落是IGBT芯片一種普遍的失效形式，鋁鍵合線故障在一定程度上會影響門極雜散阻抗。雜散阻抗的改變又會引起門極電信號的變化，因此通過門極測量信號的變化來表征其雜散阻抗的改變，進而判斷IGBT芯片是否發(fā)生鋁鍵合線脫落故障。對門極雜散阻抗與鍵合線故障之間的關系進行了研究，為識別IGBT模塊鋁鍵合線故障提供了依據。 發(fā)表于：11/29/2016 千萬門級模塊魚骨型時鐘網絡的實現 在芯片規(guī)模越來越大的背景下，針對千萬門級以上規(guī)模芯片模塊，提出一種基于單魚骨型時鐘網絡的改進型時鐘結構，并給出在后端設計過程中基于EDA工具的具體實現方法。該時鐘結構兼具魚骨型時鐘結構的特點，相較于自動化不定型時鐘樹，具備較低的時鐘延遲、時鐘漂移、片上誤差和動態(tài)功耗。以規(guī)模2 600萬門的28 nm芯片模塊（工程代號YCU-AM）為例進行實現過程闡述，實驗結果表明，該型時鐘結構較不定型時鐘樹使模塊整體功耗降低約5%。 發(fā)表于：11/29/2016 通用汽車自動駕駛汽車細節(jié)曝光 解放雙手 北京時間11月29日上午消息，本周公開的一封政府信函透露，通用汽車公司的半自動駕駛“超級巡航”(Super Cruise)系統(tǒng)將允許司機長時間將雙手離開方向盤，但在司機精力不集中時自動停車。 發(fā)表于：11/29/2016 三星電子周二發(fā)表聲明用半年時間考慮分拆 三星電子表示，該公司需要至少6個月時間探索成立控股公司架構，并讓公司股票在海外證券市場掛牌交易的可能性。三星電子股價周二在首爾證券交易所早盤交易中漲幅不到1%。今年以來，該公司股價已累計上漲了33%以上。 發(fā)表于：11/29/2016 MDV流程在geMac驗證中的應用 在驗證工作中，驗證工程師通常先編寫驗證計劃(verification plan，vplan)，然后根據它來編寫驗證用例(testcase)。在項目進展的過程中，設計方案會不斷的修改更新，那么一段時間后，就會出現設計方案、驗證計劃和驗證用例不匹配的情況，驗證計劃本身容易流于形式；另外驗證工程師也需要定位問題、回歸用例、向驗證經理匯報工作，工作內容繁多。文章通過geMac驗證實例，介紹了如何借助Cadence公司vManager驗證工具的regression center、Metric Center、Tracking Center，更加高效科學地開展驗證工作。 發(fā)表于：11/29/2016 整合3DEM的Virtuoso在片上電感仿真中的應用 目前大部分電磁仿真軟件在仿真片上電感時，需要從工藝庫的文件中手動提取需要的相關參數；并且仿真環(huán)境的建立也比較繁瑣，仿真時間也較長，這會大大降低電感的品質因數和面積的優(yōu)化效率。集成了3DEM的Virtuoso可以直接選取整個版圖的一部分導入仿真，而不必提取整塊電感版圖；并且根據工藝庫文件自動生成需要的相關參數，設置仿真環(huán)境；仿真速度根據算法的優(yōu)化，可以快速得到精確度很高的結果。本文將通過一個片上電感的仿真過程，介紹軟件的具體應用方法。 發(fā)表于：11/29/2016 高度整合硬件加速器的原型驗證平臺Protium Protium是Cadence最新型的FPGA快速原版驗證平臺，和Cadence的硬件加速器Palladium系列高度整合，可完全重用Palladium的編譯流程，運行速度提升最高可到10倍，當出現可疑RTL bug的時候可無縫移植到Palladium進行調試，是軟件調試的理想平臺。以展訊北京的AP+GPU項目驗證為例，展示了Protium在軟件調試和系統(tǒng)驗證流程中的價值和收獲。 發(fā)表于：11/29/2016 Verifier提高驗證完備性 隨著集成電路設計技術的不斷發(fā)展，電路設計中經常出現一些問題。因此，設計驗證技術成為了電路設計中不可或缺的部分。如何提高驗證完備性，是驗證技術的難題之一。本文介紹了Cadence最新發(fā)布的適用于模擬設計的ADE Verifier的工具使用流程，以及根據海思業(yè)務需求定制的使用方法。該工具整合了驗證工具ADE Explorer 和ADE Assembler的特性，完善了模擬電路設計驗證流程，解決了模擬設計驗證完備性中的問題。 發(fā)表于：11/29/2016 19家半導體企業(yè)Q3財報匯總 賺錢誰更在行 隨著摩爾定律放緩，半導體行業(yè)步入成熟發(fā)展期，行業(yè)整并不斷，各大巨頭紛紛找尋新的出路，芯片廠商的戰(zhàn)場也從智能手機、PC轉向汽車電子、人工智能等領域。而在尋找新出路的當下，各大企業(yè)的經營狀況如何呢？ 發(fā)表于：11/29/2016 ?…891892893894895896897898899900…?
