久久国产免费观看99,美女干b视频,2021最新福利无码视频

基于FPGA的超聲波信號處理設計與實現(xiàn)

為了滿足超聲波探傷檢測的實時性需求，通過研究超聲波探傷的工作原理，提出了基于FPGA芯片的實時信號處理系統(tǒng)實現(xiàn)方案及硬件結構設計，并根據(jù)FPGA邏輯結構模型實現(xiàn)了軟件系統(tǒng)的模塊化設計。根據(jù)實驗測試及統(tǒng)計數(shù)據(jù)得出，基于FPGA芯片的信號處理系統(tǒng)提高了探傷檢測的準確性與穩(wěn)定性，滿足了探傷過程中B超顯示的實時性要求。

發(fā)表于：8/14/2018

基于虛擬儀器的城市景觀照明分布式控制系統(tǒng)設計與實現(xiàn)

針對城市級景觀照明系統(tǒng)分布廣、數(shù)量多的特點，設計一種基于虛擬儀器的可組分布式城市景觀照明控制系統(tǒng)。采用C8051F040處理器構建多通道照明控制硬件平臺，利用CAN總線網(wǎng)絡技術完成虛擬儀器的數(shù)據(jù)傳輸鏈路，實現(xiàn)組網(wǎng)功能。該系統(tǒng)可同時監(jiān)控多路照明現(xiàn)場，并將檢測到的數(shù)據(jù)進行顯示、報警、自動記錄和保存。

發(fā)表于：8/14/2018

基于FPGA的多通道HDLC通信系統(tǒng)設計與實現(xiàn)

為了滿足某測控平臺的設計要求，設計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設計已經(jīng)成功應用于某樣機中。

發(fā)表于：8/14/2018

功率MOSFET并聯(lián)應用

從線路布線和參數(shù)配置等方面分析了導致MOSFET并聯(lián)時電壓和電流不均衡的原因，并聯(lián)MOSFET易產(chǎn)生振蕩的原因作了詳細的分析，并輔以仿真說明振蕩產(chǎn)生的原因。

發(fā)表于：8/14/2018

具有高傳輸比的“泵式”結構矩陣變換器

針對目前矩陣變換器電壓傳輸比多數(shù)只能達到0.866的問題，進行了深入研究，設計了一種泵式矩陣變換器結構，使電壓傳輸比任意可調(diào),并從機理上解決了矩陣式變換器的傳輸比低的問題。

發(fā)表于：8/14/2018

一種基于混合任務集的高能效調(diào)度算法

動態(tài)電源與頻率調(diào)整技術能夠幫助實時系統(tǒng)顯著減少能耗，之前的研究大多聚焦于基于周期性任務的線程調(diào)度算法, 卻很少考慮周期性與非周期性任務混合的模型。同時，盡管基于CPU利用率的DVS算法可以從系統(tǒng)級上減少能耗，但不能保證實時性。本文提出一種新的算法，它結合減慢因子的DVFS調(diào)度算法與系統(tǒng)級的DVS技術，融合PID控制器與自適應的權衡策略為軟實時系統(tǒng)提供更好的能耗減少方法。該算法的能耗在服務器利用率低于25%的情況下比加州大學提出的算法下降了14.2％~25.9%，周期性任務超過時限率低于3％。

發(fā)表于：8/14/2018

一種增益增強型套筒式運算放大器的設計

設計了一種用于高速ADC中的全差分套筒式運算放大器。從ADC的應用指標出發(fā)，確定了設計目標，利用開關電容共模反饋、增益增強等技術實現(xiàn)了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運算放大器?；赟MIC 0.13um，3.3 V工藝，Spectre仿真結果表明，該運放可以達到105.8 dB的增益，單位增益帶寬達到983.6 MHz，而功耗僅為26.2 mW。運放在4 ns的時間內(nèi)可以達到0.01%的建立精度，滿足系統(tǒng)設計要求。

發(fā)表于：8/14/2018

基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設計

數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。

發(fā)表于：8/14/2018

基于DDS的低通濾波器設計與仿真

分析了幾種經(jīng)典濾波器特性，重點研究了DDS系統(tǒng)中低通濾波器的設計方法。根據(jù)DDS的結構特點和輸出雜散頻譜特性，結合濾波器技術指標使用了歸一化法完成了一個九階橢圓函數(shù)低通濾波器的設計，使其通帶截至頻率為120 MHz、通帶內(nèi)最大衰減為0.2 dB、在135 MHz處阻帶內(nèi)最小衰減為66 dB。通過Multisim10對其進行仿真后可以得出，使用此種方法設計的低通濾波器過渡帶陡峭、幅頻特性仿真良好，并且能夠很好地滿足預期的技術指標。

發(fā)表于：8/14/2018

基于C8051F410的光電式引張線儀設計

根據(jù)大壩變形監(jiān)測的實際需求，以C8051F410為硬件控制平臺，采用先進的CCD技術，設計了用于大壩水平位移監(jiān)測的具有高精度自動測量功能的引張線儀。重點闡述了檢測儀器的工作原理、硬件整體實現(xiàn)方案及軟件設計流程。測量結果表明該儀器具有很強的實用性。

發(fā)表于：8/14/2018

基于CompactPCI體系的高性能監(jiān)測測向處理平臺研究

提出一種新的高速并行采樣技術架構以及基于可編程芯片技術和支持靈活配置的并行處理嵌入式硬件架構。該平臺集多通道高速采集、大容量數(shù)據(jù)存儲、高性能DSP與大規(guī)模FPGA緊耦合實時處理等功能于一體，在綜合集成與應用方面具有創(chuàng)新性，能夠保障對多模式、多速率、多頻段信號分析在信號層上頻域的寬闊全覆蓋和時域的連續(xù)性，同時又因其硬件上提供了豐富的資源裕量，因而可以滿足信息層上對多種標準和協(xié)議分析的需求及應對其未來的演進。

發(fā)表于：8/14/2018

VIPVS加速7 nm工藝模擬版圖設計

在格芯基于7 nm技術研發(fā)高速Serdes IP過程中，版圖設計的復雜度日益增加。其中復雜DRC(Design Rule Check)驗證和復雜MPT(Multi Patterning)方法為整個設計流程帶來新的挑戰(zhàn)。因此，一個能夠應對這些挑戰(zhàn)的版圖設計流程非常重要，尤其是對EDA工具新功能的應用，例如： Cadence Virtuoso Interactive Physical Verification System(VIPVS)工具。VIPVS能夠?qū)崿F(xiàn)實時sign-off 規(guī)格的DRC 驗證，縮短版圖驗證迭代過程，為多重圖案上色提供高效的方法。介紹格芯高速Serdes 版圖團隊如何使用VIPVS(主要討論高效DRC驗證和多重圖案上色功能)進行基于格芯7 nm Finfet工藝的高速Serdes芯片版圖設計。

發(fā)表于：8/14/2018

基于VSDP-XcitePI的片上耦合干擾的快速驗證方法

介紹了一種基于VSDP-XcitePI提取片上電源模型并仿真分析片上耦合干擾的快速驗證流程，使用XcitePI基于芯片版圖對Die上金屬層寄生快速準確地提取生成芯片級／宏模塊級的RLCK模型/S參數(shù)模型，對一款高性能混合信號前端芯片進行數(shù)字-模擬間干擾分析，將Die上電源網(wǎng)絡及指定關鍵信號的金屬層寄生模型帶入全鏈路聯(lián)合仿真，較好地復現(xiàn)了測試現(xiàn)象。所分析芯片面積為1.44 mm2，分析精度達到支撐10 μV級的變化量，分析帶寬超過5 GHz。此外，介紹了VSDP平臺對S參數(shù)模型的后處理方法，確保全鏈路仿真的收斂性和高效率。

發(fā)表于：8/14/2018

發(fā)酵過程中影響微生物生理代謝的溶解氧

發(fā)酵是食品、醫(yī)藥等許多行業(yè)的一個關鍵生產(chǎn)過程,溶解氧又是微生物發(fā)酵過程中的一個至關重要的參數(shù)。

發(fā)表于：8/13/2018

無線傳感器產(chǎn)品在中糧智慧農(nóng)場現(xiàn)場監(jiān)測的應用

中糧智慧農(nóng)場是中糧聯(lián)手中國農(nóng)科院建設的重點農(nóng)業(yè)項目，位于“中國北京農(nóng)業(yè)生態(tài)谷”的中部。

發(fā)表于：8/13/2018