混合集成特定頻率信號發(fā)生器主要應用于某軍用引信安全控制系統(tǒng)。它在該引信設計中起著中樞神經(jīng)的作用,主要用于實現(xiàn)全電子安全系統(tǒng)狀態(tài)的控制,即按預定條件(如時間、氣壓、指令等)控制引信在一定邏輯程序作用下,正確實現(xiàn)保險設置、保險解除、環(huán)境信息綜合判斷、特定頻率信號產生等控制功能。該系統(tǒng)可根據(jù)魚雷的特點和使用要求來控制三級保險的設置。依靠敏感的系統(tǒng)發(fā)射或運動過程中不同的獨立航道環(huán)境或指令來解除保險,以確保系統(tǒng)使用過程中的安全,同時選用簡單、成熟的保險機構來提高可靠性。
混合集成特定頻率信號發(fā)生器的設計主要是采用可編程邏輯器件進行邏輯編程,以實現(xiàn)高性能系統(tǒng)所需求的復雜邏輯功能。該方法可大大減小元器件數(shù)量,增加系統(tǒng)可靠性,而且工作狀態(tài)穩(wěn)定,反應速度快,設計周期短,系統(tǒng)成本低。其工藝采用先進的厚膜混合集成技術,產品重量輕,體積小,可靠性高,一致性好。
1 電路設計原理框圖
該電路的基本原理框圖如圖1所示。它主要由晶體振蕩器為兩個可編程邏輯器件(isp1016E)提供4.096MHz的頻率信號,并經(jīng)分頻產生1 kHz信號,然后將其作為計數(shù)器的時鐘觸發(fā)。三級開關信號(即系統(tǒng)中的解保信號)依次加到四光電耦合器上,其中第一級開關信號用于驅動可編程邏輯器件isp1016E-1,其輸出信號經(jīng)過驅動器轉換后,可將原來輸出端的高電平信號轉換為低電平信號,以解除系統(tǒng)第一級保險。
第二級開關信號經(jīng)光耦隔離后用于驅動另一個可編程邏輯器件isp1016E-2,該信號經(jīng)判斷確認時序正確時,isp1016E-2的輸出信號經(jīng)驅動器可產生低電平信號,以解除系統(tǒng)第二級保險。
當?shù)谌夐_關信號到來并確認當前的三級開關信號時序關系正常后,系統(tǒng)便通過isp1016E-2產生特定頻率和占空比的5 V TTL信號,以解除第三級保險,從而使系統(tǒng)進行高壓充電,此時引信處于待爆狀態(tài)。
當三級開關信號時序不正常時。第四路開關信號經(jīng)過光耦隔離可為兩只isp1016E提供復位信號,以使特定頻率信號輸出端無輸出,從而使引信絕火。
2 方案設計
傳統(tǒng)數(shù)字電路中多由TTL和CMOS器件構成邏輯電路,這樣的系統(tǒng)大多存在邏輯器件數(shù)目多,電路復雜,板塊龐大等缺點。而可編程邏輯器件內部有大量的門電路(2000門)和觸發(fā)器,通過編程可以連接成各種中小規(guī)模的數(shù)字電路。這樣。寄存器、計數(shù)器、多路選擇、譯碼器等電路都很容易通過編程實現(xiàn)。另外,也可以利用可編程邏輯器件配套軟件中具備的宏單元庫,來編程完成高性能系統(tǒng)所要求的復雜邏輯功能。
由于混合集成特定頻率信號發(fā)生器的邏輯關系比較復雜,為此,本設計選用可編程邏輯器件isp1016E來實現(xiàn)邏輯功能。以簡化設計難度。這樣,只要在計算機上輸入數(shù)字電路原理圖或用硬件描述語言描述數(shù)字電路,然后經(jīng)過編譯,并將編譯后的數(shù)據(jù)文件下載到可編程邏輯器件上即可完成數(shù)字電路的設計,而且電路結構簡單,器件少,成本低,設計方便,不容易損壞,同時可大大增加系統(tǒng)的可靠性、減少系統(tǒng)體積。
3 軟件設計
混合集成特定頻率信號發(fā)生器軟件由isp1016E-1芯片軟件和isp1016E-2芯片軟件組成。用于實現(xiàn)有效環(huán)境信號的識別、時序判斷、兩級保險的解除、特定頻率信號的產生等功能。設計時應首先定義可編程邏輯器件isp1016E的I／O端口,然后采用Viewlogic軟件對系統(tǒng)可編程邏輯器件進行仿真設計。設計編譯完成后,便可將數(shù)據(jù)文件下載到可編程器件中。IspLSI器件可在線路板上編程;也可在專用編程器上編程。
3.1 isp1016E-1芯片設計
isp 1016E-1芯片主要用來實現(xiàn)有效環(huán)境信號識別、第一級保險的解除等功能。其設計思想首先是將外接晶振頻率分頻至1 kHz,以將其作為計數(shù)器的時鐘觸發(fā),每毫秒采樣一次第一級開關信號(即解保信號)來對有效信號進行計數(shù),當計數(shù)至第N次時,截止計數(shù)過程并發(fā)驅動信號,接著輸出低電平以驅動后序第一級保險動作,同時將信號傳至isp 1016E-2。
3.2 isp1016E-2芯片設計
isp 1016E-2芯片用于完成第二、第三級保險解除控制邏輯、時序判斷、特定頻率信號的產生等功能?？刹捎猛瑯拥姆诸l與累計計數(shù)方法,來對二、三級解保信號進行抗干擾濾波處理。若接收到第二級解保信號且判斷一、二級解保信號時序正確,則發(fā)驅動信號并變?yōu)榈碗娖?同時驅動第二級保險動作;若判斷時序不對,則封閉第二級解保信號接收通路(不再接收);在接收到控制系統(tǒng)給出的第三級解保信號并確認這三級解保信號的時序關系正常后,系統(tǒng)將輸出特定頻率和占空比的5 V特定頻率信號。
4 系統(tǒng)可靠性及版圖設計
為了使電路能更安全可靠的工作,各路的開關信號都先經(jīng)過光耦再輸入電路。輸人地與輸出地嚴格分開可保證電路電子元器件的安全;為了減小外界對電源的干擾,設計時應在供電電源與地之間、芯片的工作電源上都接入濾波電容以進行濾波處理,從而保證電路正常工作。
電路程序設計包含了對各種環(huán)境信息的綜合判斷,如抗干擾、抗抖動處理、時序判斷等功能。采用“時間窗、時序判斷”等技術措施進行綜合控制設計可濾除ms級的干擾信號,從而保證系統(tǒng)安全可靠地工作。
此外,該電路還具有單檢與重新解保功能。程控采用雙套備份、冗余設計。需要單套檢驗與聯(lián)試時,可以給一套程控的isp芯片一直加上復位信號,這樣可檢驗另一套引信的功能;在系統(tǒng)運行過程中,如在三級解保后發(fā)現(xiàn)目標跟蹤有誤,可以接收復位信號,并通過程控重新進行解保動作。
在版圖設計時,器件的放置和分布既要考慮電路合理布局,散熱均勻,也應考慮工藝加工過程中的組裝生產。具體可將元件按照功能相對集中放置;輸入、輸出線分開放置,并按工作順序排列;布線時,電源線和地線均應短而粗,要盡量減少相互之間的電磁干擾。
該電路共采用兩片邏輯器件來完成邏輯功能。每一片芯片有44只管腳(PLCC封裝)。兩片芯片之間、芯片與外圍電路之間都會相互提供信號,連線縱橫交錯,交叉往來連線復雜,且電路體積要求也比較嚴格,這都會在版圖設計過程中增加布版的難度。因此,在設計時,兩只芯片的放置位置與方向要用畫圖軟件反復比較和驗證,以盡量減少相互之間走線的交錯和復雜度;布線時最好將縱線在同一層面,橫線在另一層面,并用介質絕緣。在線路走線上,連線應盡可能短,并使布線盡可能優(yōu)化。
5 工藝制作及加工
本產品的工藝加工沒有選用PCB板表面貼裝技術,主要是因為PCB板組裝時過多的焊接連線、焊點、接插件等嚴重阻礙了生產率和可靠性的進一步提高;另外,電路的工作頻率和速度的提高也要求盡量縮短信號在系統(tǒng)內的傳輸延遲。為此,電路專門選用了厚膜混合集成工藝,即用厚膜多層布線工藝來制作導電帶和電阻器;晶體管、單片集成電路等則采用裸芯片組裝金絲球焊鍵合,封口采用平行縫焊技術充氮氣密封。厚膜工藝可減少電路體積,提高精度、穩(wěn)定性和產品可靠性,且利于批量生產。
在厚膜工藝中,電容器應采用粘接工藝;光藕、MOS管等器件應采用載流焊工藝。PLCC封裝的可編程邏輯器件加工相對比較少。在初期載流焊組裝邏輯器件過程中,由于邏輯器件管腳較多且細短(焊區(qū)面積僅1.8mm×0.4mm,相鄰管腳的間距約0.3mm),故在點焊料時,因焊料流量不容易控制,焊料極易將相鄰管腳粘連在一起而造成短路現(xiàn)象。加工時經(jīng)常要擦除短路處的焊料并重新點膠反復操作,這都會極大地影響效率。經(jīng)過摸索實驗。筆者專門配置了直徑較小的點焊劑的針孔來減小流量和焊接面積,圖2給出了該產品的主要工藝流程圖。
6 結束語
混合集成特定頻率信號發(fā)生器是某軍事系統(tǒng)中常用的組件之一。本文通過在軟件、制版、工藝等方面的一系列設計,最終實現(xiàn)了該器件邏輯功能的集成化、小型化。經(jīng)多次聯(lián)機測試證明,該器件性能穩(wěn)定、工作正常、其電性能指標完全滿足系統(tǒng)和用戶的要求。目前,用戶已連續(xù)小批量訂貨。此外,該產品還可以根據(jù)系統(tǒng)需要修改程序軟件,以輸出不同頻率、不同占空比的信號。由此可見,該產品具有易于擴展和設計升級等優(yōu)點。而且電路體積小、精度高、重量輕,使用靈活,具有重要的使用價值和良好的應用前景。