《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 設計應用 > 基于DSP的高速鐵路信號發(fā)送與接收模擬系統(tǒng)
基于DSP的高速鐵路信號發(fā)送與接收模擬系統(tǒng)
互聯(lián)網(wǎng)
摘要: 基于TMS320C6722 DSP浮點處理器的軌道信號模擬系統(tǒng),能夠模擬高速鐵路信號的發(fā)送和解調(diào)過程c該系統(tǒng)在實現(xiàn)軌道信號的實時發(fā)送過程中,能夠隨時添加單頻干擾或雙頻干擾。本系統(tǒng)經(jīng)過測試,性能穩(wěn)定,解調(diào)結果正確,各項指標符合鐵道部要求,達到了預期的要求。該系統(tǒng)可為國內(nèi)高速鐵路信號系統(tǒng)提供可行的解決方案,也可為教學和實驗提供演示,具有很好的應用前景。
關鍵詞: DSP TMS320C6722 高速
Abstract:
Key words :

關鍵字:DSP 信號 通信

    鐵路信號的主要任務是保證行畫安全,提高運輸效率。隨著鐵路運輸向重載、高速、高密度方向發(fā)展,對直接指揮和控制列車運行機的鐵路信號提出了更高的要求。各國鐵路,特別是發(fā)達國家鐵路積極引進和采用新技術,加大研發(fā)力度,推動高速鐵路信號的發(fā)展。

    我國目前運用的軌道信號主要是交流計數(shù)信號(解調(diào)是境大于4s,且抗干擾性能很弱)、移頻信號(頻點設置不合理,不滿足正交條件,占用頻帶寬,且抗干擾性能很弱,大部分頻率解調(diào)難度大,解調(diào)時間長,存在倍頻信號的隱患)、UM71信號、ZPW2000A信號(頻點不滿足正交條件,16.9HZ以下的調(diào)制頻率的調(diào)制系數(shù)大,對上下邊頻的漂移敏感,存在倍頻的隱患)、數(shù)字編碼信號(設備復雜昂貴,解調(diào)時間2.5s-3.0s)。但這些軌道信號存在的缺點,導致其完全不能適應當前國內(nèi)高速鐵路的需要,因此急需研制新型國產(chǎn)軌道信號系統(tǒng)。新型軌道信號必須適應列車提高運行速度和運行密度的需要,適應重載運輸?shù)男枰?,適應電氣化鐵路發(fā)展的需要。同時還不能脫離現(xiàn)在的基礎,要盡量利用現(xiàn)有的軌道電路信道,即在現(xiàn)有軌道電路的基礎上設計新型軌道信號。為此本文討論了自主開發(fā)的適應于高速鐵路的改進型數(shù)字編碼信號和正交化FSK信號,并研究了一套能夠模擬以上兩種高速鐵路信號發(fā)送和解調(diào)過程的硬件平臺。

1.系統(tǒng)分析

    通過對原有的鐵路軌道信號進行國產(chǎn)化改進,提出了適合中國高速鐵路和改進數(shù)字編碼和正交化FSK信號,并開發(fā)了以TMS320C6722浮點 DSP為數(shù)據(jù)處理核心的高速鐵路信號的發(fā)送和接收模擬系統(tǒng)。該系統(tǒng)為通用型系統(tǒng),不但可以實現(xiàn)改進型數(shù)字編碼和正交化FSK信號的發(fā)送和解調(diào),而且預留了更多的擴展接口,可以應用于研究創(chuàng)新實驗。

    本系統(tǒng)按其主要功能分為信號發(fā)送和信號解調(diào)兩部分,系統(tǒng)的整體結構如圖1所示。

1.jpg

圖1信號發(fā)送和解調(diào)整體結構圖

1.1信號發(fā)送單元

    信號發(fā)送單元主要實現(xiàn)信號的產(chǎn)生和發(fā)送,同時還可在信號中混入噪聲,進行實際軌道信號的模擬。信號發(fā)送由上位機控制,上位機選擇發(fā)送信號的幅度、載頻、調(diào)制頻率等參數(shù),并選擇是否添加噪聲,然后通過USB傳輸?shù)接布到y(tǒng)控制DDS發(fā)碼單元發(fā)送相關制式鐵路信號。在發(fā)送過程中,上位機界面可以實時顯示信號的發(fā)送參數(shù)和相應波形。

1.2信號解調(diào)單元

    信號解調(diào)單元負責接收信號,對其進行時域和頻域分析。通過對載頻信息的檢測完成對各種制式的確定,然后按照不同制式的解調(diào)算法進行解調(diào)。信號解調(diào)過程首先由A/D采集DDS發(fā)送的軌道信號,然后采集數(shù)據(jù)送人DSP處理器,DSP判斷信號制式進行相應解調(diào),解調(diào)后的數(shù)據(jù)通過雙口RAM送人ARM協(xié)處理器,ARM控制液晶顯示信號制式、載頻、調(diào)制頻率等,并通過USB傳輸解調(diào)信息到上位機實時顯示。

2.系統(tǒng)硬件分析

    系統(tǒng)的硬件整體框架圖如圖2所示。

2.jpg
圖2 硬件整體框架

2.1雙CPU單元

    采用TI公司的浮點DSP處理器TMS320C6722作為整個系統(tǒng)的核心,應用其出色的運算能力和數(shù)據(jù)處理速度快、精度高等優(yōu)點,完成系統(tǒng)的數(shù)據(jù)處理任務。控制單元采用CORTEX-M3為內(nèi)核的ARM芯片STM32F103ZET6作為核心,其強大的控制能力,滿足了整個系統(tǒng)的控制要求;其豐富的外設配置,為系統(tǒng)的擴展和升級提供了很大的空間。

2.2主要外圍電路單元

    DDS發(fā)送單元以AD9831為核心,配合相應算法及程序發(fā)送正交化FSK信號和數(shù)字編碼信號。由于AD9831頻率寄存器切換選擇線(FSELECT)需由定時器的輸出脈沖控制,以實現(xiàn)多頻之間切換,而DSP芯片定時器未設置定時器的外部引腳,故DDS的控制由協(xié)處理器STM32F103ZET完成。

    信號采集單元以MAX1322為核心,通過并行數(shù)據(jù)線與TMS320C6722相連,AD_E0C#連接C6722的外部中斷引腳,讀寫及片選由CPLD邏輯譯碼產(chǎn)生。

2.3通信單元

    系統(tǒng)中DSP和ARM之間采用雙口RAM(IDT70V24)通信。該芯片配有兩套完全獨立的數(shù)據(jù)線、地址線、讀/寫控制線,允許主從控制器對雙端口存儲器的同一單元進行同時存取。兩套完全獨立的中斷邏輯用來實現(xiàn)兩個CPU之間的握手控制信號;兩套獨立的“忙”邏輯,保證兩個CPU同時對同一單元讀/寫操作的正確性;讀/寫時序與普通單端口存儲器完全一樣,存取速度完全適合高速、實時的通信系統(tǒng)。

    PC和ARM之間采用USB或RS-232串口通信。

2.4 CPLD模塊

    采用ATMEL公司的CPLD芯片ATF1508AD完成對整個系統(tǒng)的時序控制和硬件接口邏輯。它可以把DSP芯片進一步解放出來集中完成數(shù)據(jù)處理工作,提高DSP芯片的使用效率;它還實現(xiàn)復位控制、輸出時鐘的功能。

3.軌道信號的改進方案

    如果以目前的軌道電路為基礎對現(xiàn)有鐵路軌道信號進行改進,將大大降低改造成本,而且改造容易,可以迅速普及。以下提出的方案基于目前的軌道電路。

3.1正交化高速高可靠軌道信號

    FSK信號是用數(shù)字調(diào)制信號的正負來控制載波的頻率,即頻移鍵控信號。目前國內(nèi)使用的UM71軌道信號,雖然有占用頻帶窄、不容易受到干擾、解調(diào)相對容易、反應時間快等優(yōu)點,但是其調(diào)制頻率的設置仍不滿足正交條件,16.9 Hz以下調(diào)制頻率的調(diào)制系數(shù)偏大,對上下邊頻的漂移敏感,也存在倍頻信號的隱患,UM71頻譜集中在中心載頻附近,當調(diào)制頻率較低時,調(diào)制系數(shù)偏大,尤其是10.3 Hz時,其能量分布除了在中心載頻處有最大值外,它的次高譜線、次次高譜線處的能量也較大,不利于解調(diào)的可靠性。針對這些缺點,對其進行正交化改造。

    根據(jù)最佳接收系統(tǒng)的條件,如果移頻鍵控信號FSK的兩個頻率IL和`滿足相互正交,則該信號系統(tǒng)的接收檢測可以達到最佳,進而保證系統(tǒng)的可靠接收,提高系統(tǒng)的穩(wěn)定性。通過推導可證明FSK信號的正交條件為兩頻率之差是其調(diào)制頻率的整數(shù)倍。由FSK信號的頻譜可知,其譜結構是以載頻為中心、以調(diào)制頻率為間隔的離散譜。因此調(diào)制頻率越小,譜線越集中,信號頻帶越窄。正交化軌道信號采用調(diào)制系數(shù)0.5,不僅可以得到較窄的帶寬,還有很好的功率譜結構,方便可靠解調(diào)。改造方案大體如下:

(1)采用原ZPW2000A信道,載頻設置上行2 000 Hz、2 600 Hz,下行1 700 Hz、2 300 Hz。這樣可以利用原軌道電路。

(2)調(diào)制頻率設置滿足正交性,且正交系數(shù)為1,調(diào)制系數(shù)0.5。

(3)不同的調(diào)制頻率對應不同的頻偏,形成自適應頻偏體系。

(4)特征譜一次邊頻分量的相對幅度為l/3。

(5)避開了50 Hz的諧波干擾。頻帶控制在正負40 Hz以內(nèi)。

(6)調(diào)制頻率的選擇避免倍頻的可能。

(7)解調(diào)速度提高到0.4 s~0.6 s。

    所以將調(diào)制頻率設計為從1* Hz~31.6 Hz,間隔為0.8 Hz遞增,避開了倍頻的可能,從而可以增加到20個調(diào)制信號。

3.2新型數(shù)字編碼信號

    TVM430數(shù)字編碼信號有27個信息位,信息量遠高于國內(nèi)原有軌道信號。但是其最大缺陷在于信號解調(diào)周期長,信號可靠確定時間長,大大超過國產(chǎn)移頻信號和UM71信號。此外該軌道信號系統(tǒng)運行成本昂貴,性價比低,且應用中信息位存在冗余,理論上若信息位降低,解調(diào)周期必定會減少。針對以上問題,對TVM430信號進行國產(chǎn)化技術改造,在保證信息量的同時降低信息位,使之成為一種具有較高信息傳送能力、解調(diào)周期短、適合中國國情的數(shù)字軌道信號系統(tǒng)。

    經(jīng)過對鐵路現(xiàn)場的調(diào)研和分析,提出了改進方案。改進的TVM430數(shù)字編碼信號被命名為新型數(shù)字編碼信號。新型數(shù)字編碼信號在滿足我國鐵路的實際情況的前提下,相比于原信號減少了低于4.08 Hz的低頻信息,從而提高了信號的抗干擾能力和解調(diào)速度。新型數(shù)字編碼信號去掉了路網(wǎng)碼,信息位共20 bit,其中坡度碼3bit、閉塞分區(qū)長度碼4 bit、速度碼5 bit、循環(huán)冗余校驗碼6 bit、奇偶監(jiān)督碼1 bit、占用碼1 bit。1 bit奇偶監(jiān)督碼專門用于速度碼的檢測。為了提高解調(diào)速度,在不同的信息碼之間添加0碼,即不同信息碼連接處的頻率間隔為1.28 Hz。載頻沿用TVM430信號的1 700 Hz、2 000 Hz、2 300 Hz、2 600 Hz四個載頻。

[next]

4.系統(tǒng)主要軟件設計

     本系統(tǒng)軟件設計主要包括:系統(tǒng)的整體控制、正交化FSK信號的發(fā)送和解調(diào)、數(shù)字編碼信號的發(fā)送和解調(diào)。鐵路軌道信號發(fā)送和解調(diào)過程主流程圖如圖3、圖4所示。

3.jpg

圖3 DSP主程序流程圖

4.jpg
圖4 ARM主流程圖

4.1正交化FSK信號發(fā)送與解調(diào)

4.1.1信號的發(fā)送

    上位機控制界面選擇要發(fā)送信號的各項參數(shù),包括制式、載頻、調(diào)制頻率、頻偏等,通過USB傳輸信號信息發(fā)送到ARM,ARM根據(jù)信號信息設置定時器參數(shù),發(fā)送DDS頻率參數(shù),完成FSK信號的發(fā)送。

4.1.2信號的解調(diào)

    正交化FSK信號的解調(diào)過程中,采用了頻域解調(diào)方法。頻譜識別法能準確直觀地找到特征功率譜,從而得出載頻和調(diào)制頻率。在正交化FSK信號中,調(diào)制頻率和頻偏存在倍數(shù)關系,可通過載頻和調(diào)頻計算出上下邊頻,即上下邊頻=載頻+調(diào)頻/2。

4.2新型數(shù)字編碼信號發(fā)送與解調(diào)

4.2. 1信號的發(fā)送

    新型數(shù)字編碼信號碼字共19 bit,該信號是由多個低頻信號疊加形成的多音頻調(diào)制信號,信號頻譜中有很多的交叉調(diào)制項,通過DDS發(fā)送時,采用調(diào)相的方式實現(xiàn)。首先根據(jù)數(shù)字編碼信號的特點建立相位表,然后初始化ARM的定時器,設置ARM定時器的中斷頻率為16 384 Hz。當每次中斷發(fā)生時查表將相位表中的一個值寫人AD9831的相位偏移寄存器,重復發(fā)送相位表的值即可完成信號的發(fā)送。

4.2.2信號的解調(diào)

    解調(diào)方法采用脈沖解調(diào)原理。根據(jù)數(shù)字編碼信號的特點,其頻譜以載頻為對稱軸,載頻兩側有兩條占用碼形成的對稱的譜線,這三條譜線在頻譜中幅值較大。根據(jù)這一特征,對采樣信號求功率譜,找出其中的五條幅值較大的譜線按頻率排序,然后按照相應規(guī)則判斷載頻是否存在。如果存在則繼續(xù)解調(diào),否則重新采樣。原信號通過高通濾波器后量化處理,在幅值正過零處形成脈沖序列,低通濾波后得到調(diào)制信號。對調(diào)制信號加Hammlng窗截斷后進行FFT變換,就得到了調(diào)制信號的頻譜結構。新型數(shù)字編碼信號的調(diào)制頻率的間隔為0.64 Hz。為了能準確地識別出不同的調(diào)制頻率,采用了ZFFT技術得到0.031 25 Hz的頻譜觀察分辨率。得到的低頻信息還需進行CRC校驗以檢測解碼的正確性。CRC校驗的優(yōu)先權高于奇偶校驗,若CRC校驗不通過,再對速度碼進行奇偶校驗,如果速度碼正確,則對信息碼循環(huán)糾錯,直到通過CRC校驗,解碼結束。

4.3 USB通信設i十

    本系統(tǒng)的USB通信部分實現(xiàn)ARM和上位機之間的通信。系統(tǒng)采用全速USB2.0標準進行批量數(shù)據(jù)傳輸。STM32F103ZET自帶 USB2,0全速設備外設固件接口,即USB固件庫??梢杂么藥爝M行USB宏單元簡化開發(fā)。通過USB的高、低優(yōu)先權中斷處理函數(shù)USB_HPI()與 USB_LPI(),響應相關的批量傳輸中斷。

4.4上位機軟件設計

    由于所發(fā)送信號參數(shù)復雜,如果用硬件實現(xiàn)信號的發(fā)送控制,必將造成面板設計復雜,而且顯示的信息量也不多,因此采用PC機作為主控制端,在PC上用Borland C++Builder 6開發(fā)相關發(fā)送、接收界面。

    基于TMS320C6722 DSP浮點處理器的軌道信號模擬系統(tǒng),能夠模擬高速鐵路信號的發(fā)送和解調(diào)過程c該系統(tǒng)在實現(xiàn)軌道信號的實時發(fā)送過程中,能夠隨時添加單頻干擾或雙頻干擾。本系統(tǒng)經(jīng)過測試,性能穩(wěn)定,解調(diào)結果正確,各項指標符合鐵道部要求,達到了預期的要求。該系統(tǒng)可為國內(nèi)高速鐵路信號系統(tǒng)提供可行的解決方案,也可為教學和實驗提供演示,具有很好的應用前景。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉載。