1 概 述

鎖相是相位負反饋技術(shù)，鎖相環(huán)電路在電子系統(tǒng)中得到廣泛的應(yīng)用，是因為其自身的特點：

(1)鎖相環(huán)在鎖定時無剩余頻差；
(2)鎖相環(huán)具有良好的窄帶載波跟蹤性能；
(3)鎖相環(huán)具有良好的寬帶調(diào)制跟蹤性能；
(4)門限性能好；
(5)鎖相環(huán)電路易于集成，已有大量的集成鎖相環(huán)電路問世，為在應(yīng)用中根據(jù)不同的要求進行選擇提供了方便。

鎖相環(huán)電路的一個重要的應(yīng)用就是頻率合成，在鑒相器(PD)和壓控振蕩器(VCO)之間加分頻器，就成為一個簡單的頻率合成器。通過頻率合成器可以產(chǎn)生大量的與基準(zhǔn)參考頻率源有相同精度和穩(wěn)定度的離散頻率信號。因為這些特點，頻率合成器在現(xiàn)代收發(fā)信機中獲得了廣泛應(yīng)用。頻率合成器的主要性能指標(biāo)有以下幾項：

(1)頻率范圍

也就是頻率合成器輸出頻率最高和最低值之間的頻段寬度。一般來說，頻率范圍決定于壓控振蕩器的頻率可變范圍。

(2)頻率間隔

指頻率合成器2個相鄰輸出頻率點之間的間隔，頻率范圍和頻率間隔共同決定了信道數(shù)量。

(3)轉(zhuǎn)換時間

指頻率值發(fā)生改變時完成轉(zhuǎn)換并達到鎖定所需要的時間。

(4)噪聲

表征了輸出信號的頻率純度。包括相位噪聲和寄生干擾。

在以上性能指標(biāo)中，轉(zhuǎn)換時間在收發(fā)信機設(shè)計中將很大程度上影響通信傳輸?shù)挠行灾笜?biāo)。每一次發(fā)送接收頻率的改變，都要經(jīng)歷一次頻率合成的跟蹤鎖定過程，當(dāng)頻率轉(zhuǎn)換間隔較大時可能用時也較多，這個過程不能進行有效的數(shù)據(jù)傳輸，因而降低了有效的信道容量。在鎖相頻率合成器設(shè)計中，盡量減小捕捉時間是一個重要課題。

在這篇文章中，分析了捕捉時間的相關(guān)因素，定量分析了一個具體鎖相環(huán)電路的捕捉時間，并對捕捉過程進行了仿真描述。

2 鎖相環(huán)頻率合成器原理

一個基本的鎖相環(huán)頻率合成器的框圖如圖1(a)所示，其基本組成包括4部分：鑒相器(PD)、環(huán)路濾波器(LPF)、壓控振蕩器(VCO)和程序分頻器等。



PD的作用是將參考輸入的相位與壓控振蕩器的輸出相位進行比較，產(chǎn)生一個相應(yīng)的比較電壓，再通過環(huán)路濾波器把這個比較電壓的高頻成分和噪聲進一步濾除，得到一個電壓的平均值，控制壓控振蕩器的輸出頻率，最終使壓控振蕩器的輸出頻率穩(wěn)定在要求的數(shù)值上。

圖1(b)是相應(yīng)的數(shù)學(xué)模型。其中фr(s)是輸入?yún)⒖枷辔?，фe(s)是參考相位фr (s)與VCO輸出相位фo (s)在N分頻后得到的相位фi(s)的相位差。KPD，GLPF(s)，KVCO/s分別是鑒相器、環(huán)路濾波器和壓控振蕩器的傳遞函數(shù)，H(s)是反饋傳遞函數(shù)。

PLL開環(huán)傳遞函數(shù)是：



閉環(huán)傳遞函數(shù)是：



從閉環(huán)傳遞函數(shù)可以發(fā)現(xiàn)，鎖相環(huán)的階數(shù)至少是一階的，而且與環(huán)路濾波器的階數(shù)密切相關(guān)。他們有這樣的關(guān)系，鎖相環(huán)的階數(shù)始終比環(huán)路濾波器高一階，也就是說，一階的環(huán)路濾波器組成的鎖相環(huán)是二階的，二階的環(huán)路濾波器組成的鎖相環(huán)是三階的，環(huán)路濾波器的階數(shù)決定著鎖相環(huán)的階數(shù)。

在現(xiàn)代通信系統(tǒng)中，為了達到較高的性能指標(biāo)，大多數(shù)都是高于二階的系統(tǒng)，采用二階或三階的環(huán)路濾波器已是普遍的現(xiàn)象。采用高階的環(huán)路濾波器，可以使系統(tǒng)在縮短捕捉時間的同時，提高對相位噪聲和寄生干擾的抑制。高階的環(huán)路濾波器帶來的問題是使得對鎖相環(huán)的理論分析變得非常復(fù)雜，在這篇文章中，提供了三階環(huán)路濾波器組成的系統(tǒng)的分析過程，并且給出了響應(yīng)方程和通過仿真得到捕捉時間的方法。

3 分析過程和仿真結(jié)果

圖2是一個具體的三階環(huán)路濾波罪的電路圖，以下通過這個例子，展開詳細的分析過程。


以下為了簡化函數(shù)方程，定義參數(shù)；

三階環(huán)路濾波器的傳遞函數(shù)可以寫成：



將式(3)代人式(2)，得到四階鎖相環(huán)的閉環(huán)傳遞函數(shù)為CCL(s)：



對這個閉環(huán)傳遞函數(shù)進行分析，首先通過要求出分母的4個零點，用人工進行計算是非常困難的，現(xiàn)在我們可以借助計算機來達到這個目的，在Matlab軟件中提供了這樣的函數(shù)，我們能很容易地得到其零點P（i）(i=1，2，…，4)；然后，對閉環(huán)傳輸函數(shù)進行分解，進行到時域的轉(zhuǎn)換；最后我們得到時域的頻率響應(yīng)fN(t)：



這里我們給出實際應(yīng)用中的各項參數(shù)數(shù)值，然后用Matlab 6．0軟件對頻率響應(yīng)進行仿真，得到一系列的結(jié)果，進行比較分析。

KPD=2．8×10-3A／rad，
Kvco＝4×107rad／S，
fstop=1 000．5×106Hz，
fstart＝1 000×106Hz。

圖3是頻率為1 GHz，頻率跳變?yōu)?．2 MHz和0．5MHz鎖相環(huán)捕捉過程的仿真結(jié)果，從圖中可以讀出各自的捕捉時間。 表1列出了不同的跳變頻率的捕捉時間。




從以上分析和仿真結(jié)果可以看出，捕捉時間與PLL的結(jié)構(gòu)特別是環(huán)路濾波器的結(jié)構(gòu)相關(guān)，與頻差有比較大的關(guān)系。所以要減小捕捉時間，就是要采取各種途徑減小頻差，尤其是當(dāng)頻差很大時，就有可能造成很長的捕捉時間甚至不能完成捕捉。

減小頻差的思路是在電路中增加對大的頻差的檢測電路，在捕捉過程之前，通過這個檢測電路，對VCO進行頻率的粗調(diào)，使VCO的頻率向?qū)⒁_到的頻率方向靠攏，這樣就減小了頻差，圖4就是一個這樣的例子。

在圖4電路中，通過增加數(shù)模轉(zhuǎn)換(D／A)電路把鎖相環(huán)將要設(shè)置的分頻比N經(jīng)轉(zhuǎn)換變成一電壓值加到VCO上進行頻率粗調(diào)，這就達到了在捕捉過程沒有大的頻差，縮短了捕捉時間，另外還可以通過采用鑒頻鑒相器的方法達到同樣的目的。


4 結(jié) 語

鎖相環(huán)頻率合成技術(shù)主要以模擬電路形式出現(xiàn)，已經(jīng)成為一種成熟的頻率合成技術(shù)，出現(xiàn)了大量的可編程控制的高集成度產(chǎn)品，所以在頻率合成器的設(shè)計中，環(huán)路濾波器的設(shè)計成為重點，這樣，對環(huán)路濾波器的分析變得重要。通過對設(shè)計產(chǎn)品的輸出頻率相位噪聲、雜散輸出和轉(zhuǎn)換時間的理論分析，可以盡可能地設(shè)計出高質(zhì)量的產(chǎn)品。隨著數(shù)字技術(shù)的發(fā)展，直接數(shù)字頻率合成技術(shù)(DDS)越來越受到重視，和模擬的技術(shù)相比較，DDS具有高分辨率和快速頻率轉(zhuǎn)換時間的優(yōu)勢，但在高頻輸出和對寄生噪聲、雜波的抑制方面還有不足，所以，目前出現(xiàn)了DDS和PLI?；旌显O(shè)計的頻率合成技術(shù)。