設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。
此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
FIFO在數(shù)字通訊芯片領(lǐng)域中有兩個(gè)主要的作用，緩沖數(shù)據(jù)和隔離時(shí)鐘。對(duì)于FIFO的設(shè)計(jì)，最關(guān)鍵的問題是如何實(shí)現(xiàn)RAM的讀寫雙方的信息交換。一般情況下，設(shè)計(jì)者都直接調(diào)用廠商為自己的FPGA專門打造的FIFO核?；締卧荈IFO所使用的RAM的一次讀寫操作的最小單元，如一個(gè)字節(jié)，一個(gè)字或者是一個(gè)雙字。所謂操作粒度，即FIFO的讀寫雙方的信息交換是基于這些基本單元。
ATM應(yīng)用中的FIFO設(shè)計(jì)
以ATM的設(shè)計(jì)為例，在ATM的相關(guān)設(shè)計(jì)中，設(shè)計(jì)者則更多希望一個(gè)FIFO對(duì)外給出的信息是“現(xiàn)在FIFO中還剩下幾個(gè)信元”。要實(shí)現(xiàn)這一功能通常有兩種方法：
調(diào)用廠商提供的以操作粒度為基本單元的通用FIFO，然后在這個(gè)FIFO的外面再加上一個(gè)“套子”。這個(gè)套子里面設(shè)計(jì)一些計(jì)數(shù)器，根據(jù)計(jì)數(shù)內(nèi)容對(duì)外提供相應(yīng)的信息。
設(shè)計(jì)操作粒度為信元的定制FIFO。這樣對(duì)外直接提供設(shè)計(jì)者最希望得到的信息，即FIFO中還有多少個(gè)信元。
設(shè)定FIFO最多可以存放4個(gè)信元。基本單元為字節(jié)，因此RAM的數(shù)據(jù)寬度為8位，一個(gè)信元的長(zhǎng)度為53字節(jié)。
把RAM分成4個(gè)信元區(qū)域，讀寫地址的高二位指明信元區(qū)域，低六位指明信元區(qū)域內(nèi)的字節(jié)地址，這樣組合成8位讀寫地址。讀寫雙方的信息交換是互相通知對(duì)方還有多少個(gè)信元在FIFO中。讀寫雙方都擁有自己的記分牌(Scoreboard)，這個(gè)記分牌可以由一個(gè)四位的寄存器來實(shí)現(xiàn)，每一位對(duì)應(yīng)一個(gè)信元區(qū)域。當(dāng)一個(gè)信元區(qū)域中有一個(gè)完整的信元的時(shí)候，記分牌的相應(yīng)的寄存器被設(shè)置為‘1’，否則為‘0’。讀出方讀出一個(gè)信元，修改自己記分牌的動(dòng)作叫做清位。寫入方寫入一個(gè)完整信元，修改自己記分牌的動(dòng)作叫置位。
從邏輯上說，只需要讀出方把自己的記分牌的信息(清位信息)傳送給寫入方，同時(shí)寫入方把自己的記分牌的信息(置位信息)傳送給讀出方就可以了，即只要構(gòu)成兩條邏輯通道就可以滿足需求。但是，在硬件上的實(shí)現(xiàn)卻要比這種只從邏輯上的思考要復(fù)雜。由于讀寫雙方有可能處在不同的時(shí)鐘域，所以當(dāng)讀寫雙方交換信息的時(shí)候就需要處理信號(hào)采樣的亞穩(wěn)態(tài)情況。我們使用下面的方法來處理信號(hào)亞穩(wěn)態(tài)。
消除信號(hào)亞穩(wěn)態(tài)
在讀、寫入方之間建立下面的四條單向數(shù)據(jù)通道：傳送寫入方到讀出方的置位信息(Wr2RdSet)；寫入方到讀出方的清位信息(Wr2RdRst)；讀出方到寫入方的清位信息(Rd2WrRst)；讀出方到寫入方的置位信息(Rd2WrSet)。由于讀出方只發(fā)生清位信息，而寫入方只發(fā)生置位信息，所以信息本身只有兩個(gè)。四條通道可以被劃分為兩個(gè)信息組：一個(gè)組(Rd2WrRst和Wr2RdRst)傳遞清位信息，叫清位信息組；一個(gè)組(Wr2RdSet?和Rd2WrSet)傳遞置位信息，叫置位信息組。讀出方使用清位信息組，寫入方使用置位信息組。這樣做的目的是為了建立起一個(gè)穩(wěn)定的握手機(jī)制。在讀出方設(shè)置一個(gè)專門的發(fā)送電路，當(dāng)此發(fā)送電路通過Rd2WrRst發(fā)出了清位信息后，等待寫入方通過Wr2RdRst通道送回關(guān)于這個(gè)信息被接收的確認(rèn)。當(dāng)收到這個(gè)信息的確認(rèn)后，讀出方發(fā)送電路復(fù)位。同樣的，寫入方也有一個(gè)發(fā)送電路，操作過程同讀出方一致，無非是使用置位信息組。這兩個(gè)發(fā)送電路都各由四個(gè)寄存器組成，一位對(duì)應(yīng)一個(gè)信元區(qū)域。
為了解決Rd2WrRst進(jìn)入寫入方時(shí)引起的信號(hào)亞穩(wěn)態(tài)，需要在寫入方設(shè)置一個(gè)專門消除亞穩(wěn)態(tài)的電路模塊。根據(jù)Rd2WrRst和Rd2WrSet特點(diǎn)不一樣，這個(gè)模塊有多種設(shè)計(jì)方法，但是其宗旨都是使用連續(xù)兩次采樣的方式。
這里介紹一種比較簡(jiǎn)單的方法。在設(shè)計(jì)的時(shí)候，把Rd2WrRst和Rd2WrSet的信號(hào)都設(shè)計(jì)為電平方式，即當(dāng)讀出方要發(fā)送一個(gè)信元區(qū)域的清位信息的時(shí)候，就把Rd2WrRst信號(hào)通道里對(duì)應(yīng)的信元區(qū)域位設(shè)置為‘1’。這個(gè)‘1’電平一直保持到寫入方的確認(rèn)到達(dá)。當(dāng)這個(gè)‘1’電平被寫入方采樣的時(shí)候，由于‘1’同步于讀出方的時(shí)鐘，所以很有可能會(huì)產(chǎn)生寫入方第一次采樣為一個(gè)不確切值，即通常意義上的亞穩(wěn)態(tài)狀態(tài)。但是，由于讀出方一直保持‘1’電平，所以寫時(shí)鐘在第二次采樣的時(shí)候就會(huì)得到一個(gè)穩(wěn)定的采樣樣本，從而消除了Rd2WrRst的亞穩(wěn)態(tài)。對(duì)于解決Wr2RdSet進(jìn)入讀出方的時(shí)候引起的信號(hào)亞穩(wěn)態(tài)的方法和讀出方一樣。
對(duì)于Rd2WrSet通道里面的信息，其實(shí)是讀出方給寫入方的置位確認(rèn)。這個(gè)信號(hào)的源頭是寫入方發(fā)出的Wr2RdSet，讀出方對(duì)Wr2RdSet不做任何處理，只是單純地把它里面的信息拷貝到Rd2WrSet通道并回送寫入方，當(dāng)Rd2WrSet進(jìn)入寫入方的時(shí)候，進(jìn)入消除亞穩(wěn)態(tài)電路，最后復(fù)位寫入方的發(fā)送電路。對(duì)于Wr2RdRst通道里面的信息操作也和Rd2WrSet的信息一樣。整個(gè)電路的結(jié)構(gòu)如圖所示。
對(duì)于信元字節(jié)的計(jì)數(shù)，和通常的方式一樣，發(fā)生在FIFO的外部，外部的電路需要為FIFO提供基于信元字節(jié)計(jì)數(shù)到信元尾的信息。這個(gè)信息用來使得FIFO?的讀寫地址指針從一個(gè)信元區(qū)域跳到下一個(gè)信元區(qū)域。FIFO向外部電路提供FIFO有多少個(gè)信元的信息。這個(gè)信息加上外部電路自己產(chǎn)生的計(jì)數(shù)信息，可以知道FIFO是否將滿，F(xiàn)IFO是否將空等一系列信息。
通過上面的描述，可以看到外部電路能夠非常自由地控制FIFO的讀寫地址的變化，這是通用FIFO所不具備的功能。由于FIFO給出的是信元的信息，設(shè)計(jì)者在做有關(guān)UTOPIA協(xié)議的電路的時(shí)候，可以很方便地使用這個(gè)信息。同時(shí)，如果設(shè)計(jì)需要UTOPIA的查錯(cuò)功能，這樣的情況更需要外部電路能控制?FIFO的地址變化。從而使得寫地址指針回跳以覆蓋原先寫入的數(shù)據(jù)。顯然，這一功能也是通用FIFO很難實(shí)現(xiàn)的。
本文小結(jié)
對(duì)于這樣的FIFO應(yīng)用還可以延伸到對(duì)于非定長(zhǎng)包的處理，比如說以太包。由于以太包的特點(diǎn)，要在FPGA中完全存儲(chǔ)一個(gè)以太包需要的硬件資源很大，所以，有時(shí)候?qū)τ谝蕴奶幚矶紩?huì)先把其分為固定長(zhǎng)的數(shù)據(jù)塊，并把每一數(shù)據(jù)塊伴以相應(yīng)的標(biāo)識(shí)以識(shí)別他們是屬于哪一個(gè)以太包。這樣一來，就變成了對(duì)固定長(zhǎng)數(shù)據(jù)塊的處理。因此，上面所述的FIFO的設(shè)計(jì)方法又可以用來緩存以太包。