??? 摘 要： 簡述了雷達(dá)數(shù)字信號處理系統(tǒng)" title="處理系統(tǒng)">處理系統(tǒng)中自適應(yīng)動(dòng)目標(biāo)顯示的實(shí)現(xiàn)原理，詳細(xì)討論了采用新一代高性能DSP芯片ADSP-TS101S" title="ADSP-TS101S">ADSP-TS101S設(shè)計(jì)自適應(yīng)動(dòng)目標(biāo)顯示系統(tǒng)的方法，并給出了相應(yīng)的硬件框圖和軟件流程圖。該系統(tǒng)具有通用化、模塊化的特點(diǎn)，其性能指標(biāo)達(dá)到設(shè)計(jì)要求。
??? 關(guān)鍵詞： ADSP-TS101S? 雷達(dá)數(shù)字信號處理? 自適應(yīng)動(dòng)目標(biāo)顯示
?
??? 現(xiàn)代雷達(dá)數(shù)字信號處理具有海量運(yùn)算的需求，并且在許多場合要求對信號進(jìn)行實(shí)時(shí)處理，這對信號處理系統(tǒng)的性能提出了非常高的要求。動(dòng)目標(biāo)顯示（MTI）是雷達(dá)信號處理系統(tǒng)中的一個(gè)非常重要的組成部分，它對采用的DSP芯片的性能要求極高。在以往的設(shè)計(jì)中，大多采用AD公司的ADSP2106X或ADSP2116X，而這兩類DSP芯片又難以滿足整機(jī)對MTI系統(tǒng)越來越高的要求。本文采用美國AD公司推出的新一代超高性能、靜態(tài)超標(biāo)量體系結(jié)構(gòu)的通用DSP芯片ADSP-TS101S來設(shè)計(jì)自適應(yīng)動(dòng)目標(biāo)顯示(AMTI)系統(tǒng)，性能指標(biāo)滿足了雷達(dá)信號處理的要求。
1 ADSP-TS101S的性能特點(diǎn)[1]
??? ADSP-TS101S具有極高的處理能力,它采用靜態(tài)超標(biāo)量結(jié)構(gòu),既有超標(biāo)量處理器所具備的大容量指令緩沖池和指令跳轉(zhuǎn)預(yù)測功能,又可以在程序執(zhí)行前就對指令級進(jìn)行并行操作并用編譯器預(yù)測出來。ADSP-TS101S的主要性能指標(biāo)如下:
??? (1)指令周期為4ｎｓ(主頻250MHz)，運(yùn)算能力達(dá)到250MIPS；
??? (2)DSP每周期能執(zhí)行4條指令,具有24個(gè)16bit" title="16bit">16bit定點(diǎn)運(yùn)算和6個(gè)浮點(diǎn)運(yùn)算的能力,能提供1500MIPS或6.0GOPS的性能；
??? (3)每周期可實(shí)現(xiàn)8×16bit乘與40bit累加或者2×16bit乘與80bit累加；
??? (4)支持32bitIEEE浮點(diǎn)數(shù)據(jù)和8bit/16bit/32bit/64bit定點(diǎn)數(shù)據(jù)格式。
??? 與前一代SHARC產(chǎn)品ADSP2116X相比，在同樣是雙計(jì)算單元的情況下，ADSP-TS101S峰值運(yùn)算能力可達(dá)每秒20億次40位乘法累加或5億次80位乘法累加運(yùn)算。采用32位算法完成1024點(diǎn)基2復(fù)數(shù)FFT運(yùn)算僅需要39.94μs,橫向?yàn)V波器中的單個(gè)乘法累加運(yùn)算為2.2ns。這比ADSP-21160的處理速度快了近2.5倍。由上述分析可知, ADSP-TS101S可以滿足高速實(shí)時(shí)數(shù)字信號處理的要求。
2 系統(tǒng)構(gòu)成及硬件設(shè)計(jì)
2.1 系統(tǒng)構(gòu)成
??? 自適應(yīng)信號處理系統(tǒng)由地雜波通道(GCFC)、動(dòng)雜波通道(MCFC)和正常通道(NRC)三部分組成[2]，原理框圖如圖1所示。
?
??? 針對不同的雜波環(huán)境，應(yīng)選擇不同的通道。當(dāng)無雜波時(shí)，目標(biāo)在正常通道檢測，采用慢門限恒虛警（CFAR）處理以減少損失；當(dāng)在地雜波環(huán)境時(shí)，正常雷達(dá)通道采用雜波圖設(shè)置門限，實(shí)現(xiàn)超雜波檢測，主要檢測低速度運(yùn)動(dòng)目標(biāo)，大部分情況下，地雜波濾波器動(dòng)目標(biāo)信號最強(qiáng)，是地雜波環(huán)境下的主要檢測通道；當(dāng)在動(dòng)雜波環(huán)境時(shí)，動(dòng)雜波濾波器通過速度估值器修改濾波器權(quán)系數(shù)，移動(dòng)濾波器凹口對準(zhǔn)雜波多卜勒頻率中心，濾除動(dòng)雜波，完成目標(biāo)檢測。動(dòng)雜波疊加在地雜波上時(shí)，主要通過動(dòng)雜波濾波器通道檢測目標(biāo)信號。
2.2 硬件構(gòu)成
??? ADSP-TS101S提供了強(qiáng)大的多處理器并行處理能力，允許某一處理器直接訪問其它處理器的內(nèi)部雙口靜態(tài)隨機(jī)存取存儲器(SRAM)，并且這種訪問一般不影響被訪問處理器的工作。在此系統(tǒng)設(shè)計(jì)中，采用四片ADSP-TS101S組成MeshSP(網(wǎng)絡(luò))結(jié)構(gòu)并行處理系統(tǒng)，各個(gè)處理器通過鏈路口實(shí)現(xiàn)信息交換，數(shù)據(jù)流輸入和輸出通過外部總線接口實(shí)現(xiàn)[3]。其系統(tǒng)結(jié)構(gòu)框圖如圖2所示。
?
??? 其中，ADSP-1負(fù)責(zé)正常通道的檢測，包括求模/取對數(shù)、幅度雜波圖、脈沖重復(fù)頻率(PRF)鑒別、雜波圖對消、CFAR及系統(tǒng)噪聲估值等單元。ADSP-3負(fù)責(zé)地雜波通道的檢測，ADSP-4負(fù)責(zé)動(dòng)雜波通道檢測及輸出目標(biāo)合成，ADSP-2則負(fù)責(zé)系統(tǒng)自舉、將送進(jìn)來的正交數(shù)字信號進(jìn)行數(shù)字脈沖壓縮" title="脈沖壓縮">脈沖壓縮及送出脈沖壓縮后的信號。
??? 在實(shí)際應(yīng)用中，為了增加可靠性，系統(tǒng)采用八片DSP分成兩組，一組為主處理模塊" title="處理模塊">處理模塊，一組為從處理模塊，從處理模塊作為主處理模塊的鏡像。當(dāng)主處理模塊發(fā)生故障時(shí)，整個(gè)系統(tǒng)仍能正常工作。最后可得通用運(yùn)算板單板運(yùn)算速度為每秒160億次40位乘法累加或40億次80位乘法累加運(yùn)算，可滿足常規(guī)地面雷達(dá)信號處理需求。
3 軟件設(shè)計(jì)
3.1 主程序設(shè)計(jì)
??? 主程序完成DSP的初始化并對接收到的數(shù)據(jù)進(jìn)行相應(yīng)處理[4]。初始化包括對I/O、Link口及寄存器等的初始化。ADSP-1、ADSP-2、ADSP-3、ADSP-4每一個(gè)都有自己的單獨(dú)主程序?，F(xiàn)以ADSP-1為例給出設(shè)計(jì)流程圖，如圖3所示。
?
3.2 中斷服務(wù)程序
??? 中斷服務(wù)程序主要處理各DSP之間鏈路口接收或發(fā)送數(shù)據(jù)，實(shí)現(xiàn)DSP之間的相互通訊。對ADSP-1而言，其中斷程序主要啟動(dòng)LINK0，接收ADSP-2脈沖壓縮后的輸出和控制參數(shù)；啟動(dòng)LINK3，傳送ADSP-1自檢數(shù)據(jù)、NRC數(shù)據(jù)及控制參數(shù)，如圖4所示。
?
??? 基于ADSP-TS101S的AMTI處理系統(tǒng)，所需外圍器件少，電路設(shè)計(jì)簡單，系統(tǒng)可靠性高，研制周期短，具有很強(qiáng)的擴(kuò)展性和通用性。經(jīng)過整機(jī)測試，在天線掃描一圈的時(shí)間（10秒）內(nèi)，該處理系統(tǒng)可完成10000點(diǎn)的點(diǎn)跡處理，地雜波改善因子大于 60dB，動(dòng)雜波改善因子大于28dB，性能指標(biāo)達(dá)到設(shè)計(jì)要求。隨著芯片技術(shù)的進(jìn)一步發(fā)展，將來有望能在單片DSP中實(shí)現(xiàn)整個(gè)AMTI。
參考文獻(xiàn)
1 TigerSHARC DSP Microcomputer ADSP-TS101S Preliminary?Technical Data. Analog? Devices Inc, 2002
2 沈福民．自適應(yīng)信號處理［Ｍ］．西安:西安電子科技大學(xué)出版社,2001.3
3 蘇 濤，吳順君.高性能數(shù)字信號處理器與高速實(shí)時(shí)信號處理[M]. 西安：西安電子科技大學(xué)出版社，2002.1
4 劉書明，羅軍輝.ADSP SHARC 系列DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M]. 北京：電子工業(yè)出版社，2003.2