摘 要：基于ADSP-TS101S" title="ADSP-TS101S">ADSP-TS101S多處理器系統(tǒng)" title="多處理器系統(tǒng)">多處理器系統(tǒng)的空間譜估計(jì)" title="空間譜估計(jì)">空間譜估計(jì)超分辨測(cè)向" title="超分辨測(cè)向">超分辨測(cè)向系統(tǒng)的硬件實(shí)現(xiàn)，并結(jié)合實(shí)例說(shuō)明了其有效性和實(shí)用性。
關(guān)鍵詞：空間譜估計(jì)? 超分辨測(cè)向? MUSIC算法? ADSP-TS101S? 鏈路" title="鏈路">鏈路口
?
??? 空間譜估計(jì)超分辨是一種空域處理技術(shù)，具有優(yōu)越的空域參數(shù)（如方位角）估計(jì)性能[1]?？臻g譜估計(jì)屬于陣列信號(hào)處理的一個(gè)重要分支，其基本原理是通過(guò)空間陣列接收數(shù)據(jù)的相位差來(lái)確定一個(gè)或幾個(gè)待估計(jì)的參數(shù)，如方位角、俯仰角及信號(hào)源個(gè)數(shù)等?？臻g譜估計(jì)超分辨技術(shù)可以大大改善在系統(tǒng)處理帶寬內(nèi)空間信號(hào)的角度估計(jì)精度、角度分辨力及其他相關(guān)參數(shù)精度，因而在雷達(dá)、通信、聲吶等眾多領(lǐng)域有廣闊的應(yīng)用前景。
??? 為了滿足快速掃描及系統(tǒng)處理的實(shí)時(shí)性要求，本系統(tǒng)采用支持浮點(diǎn)運(yùn)算的高速處理器ADSP-TS101S，其DSP之間鏈路口的無(wú)縫連接可以提供高速率數(shù)據(jù)傳輸；采用空間譜估計(jì)中MUSIC算法對(duì)從天線陣元接收到的數(shù)據(jù)進(jìn)行處理，提高測(cè)角精度，實(shí)現(xiàn)超分辨測(cè)向；用多片DSP分工同時(shí)進(jìn)行目標(biāo)搜索可以提高搜索速度。本文主要研究基于ADSP-TS101S多處理器系統(tǒng)的空間譜估計(jì)超分辨測(cè)向算法的硬件實(shí)現(xiàn)。
1 空間譜估計(jì)超分辨測(cè)向基本原理
??? 空間譜估計(jì)超分辨測(cè)向的基本原理為通過(guò)對(duì)多元天線陣接收的空中無(wú)線電信號(hào)進(jìn)行放大、變頻、采樣以及A/D變換后的數(shù)字信號(hào)進(jìn)行數(shù)學(xué)處理來(lái)估計(jì)信號(hào)的來(lái)波方向，其中最常用的算法是多重信號(hào)分類（MUSIC）算法[1]。MUSIC算法的過(guò)程為先計(jì)算陣列接收數(shù)據(jù)的協(xié)方差矩陣R，對(duì)R進(jìn)行特征分解求出其特征值和特征向量。根據(jù)特征值可以確定信號(hào)源的數(shù)量，利用由特征向量組成的信號(hào)子空間和噪聲子空間的正交關(guān)系，對(duì)兩個(gè)子空間進(jìn)行適當(dāng)?shù)奶幚恚_定無(wú)線電信號(hào)來(lái)波方向。
??? 
???
?
2 ADSP-TS101S的主要性能
??? TigerSHARC是ADI公司的定浮點(diǎn)兼容的高速DSP系列處理器，比SHARC系列處理器具有更多的片上存儲(chǔ)器、更高的并行度、更寬的帶寬、更快的時(shí)鐘速率以及更大的靈活度，是專門為數(shù)字信號(hào)處理任務(wù)和復(fù)雜通信算法而設(shè)計(jì)的。
??? TigerSHARC系列的ADSP-TS101S內(nèi)部集成了靜態(tài)超標(biāo)量體系結(jié)構(gòu)和大容量的SRAM。處理器工作在300MHz，單周期能執(zhí)行4條指令，能實(shí)現(xiàn)每秒2.4億次乘累加操作和每秒1.8億次浮點(diǎn)操作，并且支持兩種方式的集成多處理器連接，很容易實(shí)現(xiàn)多片并行處理系統(tǒng)，使得該處理器能達(dá)到無(wú)縫超標(biāo)量能力和杰出的I/O性能表現(xiàn)[2]。
??? ADSP－TS101S的主要性能有：
??? · 最高運(yùn)行速度為300MHz，指令周期為3.3ns；
??? · 片內(nèi)帶有6Mbit雙口SRAM；
??? · 支持32位浮點(diǎn)和8位、16位、32位和64位定點(diǎn)運(yùn)算；
??? · 提供最大1800MFLOPS運(yùn)算能力；
??? · 帶有雙運(yùn)算模塊，每個(gè)包含一個(gè)ALU、一個(gè)乘法器、一個(gè)移位器和一個(gè)寄存器組；
??? · 有14個(gè)DMA通道進(jìn)行數(shù)據(jù)傳輸；
??? · 片上有4個(gè)鏈路口，可實(shí)現(xiàn)系統(tǒng)加載和多處理器間無(wú)縫連接；
??? · 簇式多處理器最高可支持8個(gè)ADSP-TS101S。
??? ADSP-TS101S具有高速處理能力，片內(nèi)帶有較大容量存儲(chǔ)器，而且優(yōu)越的浮點(diǎn)運(yùn)算能力和鏈路口的無(wú)縫連接能力特別適合運(yùn)算復(fù)雜的信號(hào)處理系統(tǒng)和多處理器系統(tǒng)。
??? 采用鏈路口連接的多處理器系統(tǒng)，可以實(shí)現(xiàn)無(wú)縫連接，無(wú)總線仲裁問(wèn)題，總的鏈路口通道數(shù)據(jù)傳輸速率高于共享總線方式[3]。各DSP程序可以獨(dú)立設(shè)計(jì)，而且片間引線少，PCB板設(shè)計(jì)容易。除此之外，ADSP-TS101S還可以用匯編語(yǔ)言和C語(yǔ)言編程，而且同一個(gè)程序也可以部分用C、部分用匯編語(yǔ)言編程，二者可以相互調(diào)用。
3 系統(tǒng)設(shè)計(jì)
??? 本系統(tǒng)主要是實(shí)現(xiàn)雷達(dá)信號(hào)的超分辨測(cè)向。其實(shí)時(shí)性和連續(xù)性要求處理系統(tǒng)應(yīng)具有較高的浮點(diǎn)數(shù)據(jù)處理能力，所以設(shè)計(jì)時(shí)采用四片ADSP-TS101S構(gòu)成并行處理系統(tǒng)，以提高系統(tǒng)的數(shù)據(jù)處理能力。
3.1 硬件系統(tǒng)設(shè)計(jì)
??? 輸入中頻解調(diào)后的I、Q兩路數(shù)據(jù)，運(yùn)用空間譜估計(jì)算法進(jìn)行運(yùn)算處理得到該雷達(dá)信號(hào)的DOA估計(jì)。將方位0°～360°、俯仰0°～90°的搜索范圍分成四個(gè)部分，每片ADSP-TS101S分別承擔(dān)90°俯仰90°方位即1/4的搜索范圍。
??? 系統(tǒng)的硬件框圖如圖1所示。
?
?
??? ADSP-TS101S-1接收中頻解調(diào)后的I、Q兩路數(shù)據(jù)后，對(duì)數(shù)據(jù)進(jìn)行誤差校正和噪聲抑制得到X(n)。主DSP ADSP-TS101S-1按照空間譜估計(jì)超分辨測(cè)向的MUSIC算法將X(n)的自相關(guān)函數(shù)X(n)進(jìn)行特征分解，判斷信號(hào)源個(gè)數(shù)。主DSP將X(n)的特征向量和信號(hào)源個(gè)數(shù)通過(guò)鏈路口傳輸給三個(gè)從DSP。ADSP-TS101S-1、ADSP-TS101S-2、ADSP-TS101S-3、ADSP-TS101S-4分別在自己的搜索范圍內(nèi)進(jìn)行譜峰搜索。從DSP需將搜索結(jié)果通過(guò)鏈路口回傳給主DSP。最后由主DSP將各搜索結(jié)果匯總，判斷輸出信號(hào)的DOA估計(jì)。四片ADSP-TS101S在各自的范圍內(nèi)同時(shí)搜索，大大降低了MUSIC算法在譜峰搜索上花的時(shí)間，提高了系統(tǒng)的實(shí)時(shí)性。
3.2 電源與復(fù)位電路
??? ADSP-TS101S采用三電源供電，其中模擬1.2V為內(nèi)部鎖相環(huán)和倍頻電路供電；數(shù)字1.2V為DSP內(nèi)核供電；數(shù)字3.3V為I/O供電。內(nèi)核最大電流為1.277A，I/O平均電流為0.137A[1]。
??? ADSP-TS101S要求內(nèi)核電源1.2V和I/O電源3.3V同時(shí)上電。若不能嚴(yán)格同步，應(yīng)保證內(nèi)核比I/O先上電。本系統(tǒng)在數(shù)字3.3V輸入端并聯(lián)了一個(gè)十幾微法大電容，而在數(shù)字1.2V輸入端只并聯(lián)了一個(gè)零點(diǎn)幾微法小電容，從而保證了3.3V充電時(shí)間大于1.2V充電時(shí)間，解決了電源供電先后的問(wèn)題。
??? ADSP-TS101S要求復(fù)位信號(hào)的特殊波形，否則不能保證100％正確復(fù)位，設(shè)計(jì)時(shí)應(yīng)充分引起重視。上電復(fù)位波形要求如圖2所示。圖2中低電平時(shí)間tSTART_LO在上電穩(wěn)定后必須大于2ms；高脈沖時(shí)間tPULSE1_HI必須大于50個(gè)系統(tǒng)時(shí)鐘周期，小于100個(gè)系統(tǒng)時(shí)鐘周期；低脈沖時(shí)間tPULSE2_LO必須大于100個(gè)系統(tǒng)時(shí)鐘周期。
?
3.3 鏈路口加載
??? ADSP-TS101S可以通過(guò)鏈路口加載方式實(shí)現(xiàn)單片EPROM加載多片ADSP-TS101S，從而降低系統(tǒng)的復(fù)雜度。第一片DSP采用EPROM（Flash）加載方式實(shí)現(xiàn)自身加載，其余處理器通過(guò)鏈路口實(shí)現(xiàn)加載。在通過(guò)鏈路口松耦合方式連接的多處理器系統(tǒng)中，實(shí)現(xiàn)整個(gè)系統(tǒng)的程序加載也是非常關(guān)鍵的一步。具體的軟件設(shè)計(jì)可參考相關(guān)資料[3]。
??? 鏈路口加載完成之后，還可以進(jìn)行數(shù)據(jù)傳輸工作，不會(huì)有任何沖突問(wèn)題。通過(guò)鏈路口的復(fù)用方式可以更有效地利用鏈路口資源。值得注意的是，采用鏈路口松耦合方式連接的多處理器系統(tǒng)中，所有處理器的ID號(hào)都設(shè)置為0。
3.4 鏈路口通信
??? 由系統(tǒng)硬件設(shè)計(jì)可以看出，正確充分地應(yīng)用鏈路口傳輸是本系統(tǒng)的關(guān)鍵。ADSP-TS101S片上有四個(gè)鏈路口，每個(gè)鏈路口均有8位數(shù)據(jù)總線進(jìn)行通信，有三個(gè)控制引腳控制通信的時(shí)鐘、數(shù)據(jù)傳輸方向和確認(rèn)應(yīng)答信號(hào)，可支持多片ADSP-TS101S處理器間點(diǎn)對(duì)點(diǎn)的雙向數(shù)據(jù)傳輸[5]。四個(gè)鏈路口數(shù)據(jù)吞吐率最高可達(dá)1.2GBps，而且其傳輸速率在軟件上也可以控制。數(shù)據(jù)傳輸時(shí)，鏈路口可以直接由處理器核控制，也可以由DMA控制器控制。每個(gè)鏈路口都有專門的DMA發(fā)送通道和DMA接收通道[6]，DMA可以將傳輸?shù)臄?shù)據(jù)自動(dòng)打包成四個(gè)組，方便使用。全0全1的突變是數(shù)據(jù)傳輸最惡劣的情況，對(duì)傳輸效果影響極大，所以應(yīng)當(dāng)盡量想辦法避免。
??? 當(dāng)鏈路口布線比較長(zhǎng)，特別是跨板連接時(shí)，傳輸線的阻抗將影響信號(hào)的延遲或者會(huì)產(chǎn)生振蕩。此時(shí)應(yīng)該在鏈路口上加上緩沖區(qū)，增強(qiáng)信號(hào)的傳輸驅(qū)動(dòng)能力并進(jìn)行阻抗匹配，而且鏈路口時(shí)鐘輸入控制線上應(yīng)該加50pF左右的電容進(jìn)行濾波，保證接收端鏈路口輸入時(shí)鐘免受窄脈沖干擾的影響。
4 DSP芯片應(yīng)用情況比較
??? 現(xiàn)代信號(hào)處理系統(tǒng)中常用的DSP有TI公司的C62x、C64x、C67x，ADI公司的ADSP-21160、ADSP-TS101S、ADSP-TS201S。其中C62x和C64x是定點(diǎn)DSP，其他四種DSP都支持浮點(diǎn)運(yùn)算。本系統(tǒng)中要求進(jìn)行浮點(diǎn)運(yùn)算，而用定點(diǎn)DSP C62x和C64x進(jìn)行浮點(diǎn)運(yùn)算，速度顯然達(dá)不到實(shí)時(shí)性要求。C67x、ADSP-21160、ADSP-TS101S、ADSP-TS201S這幾種浮點(diǎn)DSP，性能各不相同。C67x主頻只有167MHz，片內(nèi)只有1Mbit的內(nèi)存。ADSP-21160內(nèi)核時(shí)鐘只有100MHz。ADSP-TS101S、ADSP-TS201S都有很高的浮點(diǎn)運(yùn)算能力。ADSP-TS101S是一款性價(jià)比很高的浮點(diǎn)DSP，而且應(yīng)用非常方便。ADSP-TS201S的片上內(nèi)存、內(nèi)核時(shí)鐘和浮點(diǎn)運(yùn)算能力都比ADSP-TS101S更有優(yōu)勢(shì)。各DSP芯片性能比較見表1。
?
??? 相同的方案下可選用不同的DSP芯片實(shí)現(xiàn)本系統(tǒng)中的超分辨測(cè)向，其實(shí)際應(yīng)用情況如表2（程序都未曾進(jìn)行優(yōu)化）。從表2可以看出，由于制作工藝和電源時(shí)鐘不理想，各DSP并不能工作在最高核速率。ADI公司的兩款DSP采用匯編語(yǔ)言編程，執(zhí)行同一任務(wù)所用的匯編指令比C語(yǔ)言編譯產(chǎn)生的匯編指令少，因此相同的核速率下，用匯編語(yǔ)言編程的DSP計(jì)算速度快。其中兩個(gè)定點(diǎn)DSP C62x和C64x運(yùn)算速度很慢。綜合這些結(jié)果可知，ADSP-TS101S多處理器系統(tǒng)在實(shí)用方面有明顯的優(yōu)勢(shì)。
?
?
??? 因DSP-TS201S價(jià)格相對(duì)昂貴，而且進(jìn)行高速信號(hào)處理對(duì)制板的要求極高，一般的Protel軟件畫的PCB電路板達(dá)不到要求，加上電源和時(shí)鐘的因素，影響信號(hào)的質(zhì)量，使DSP無(wú)法有效工作在最高頻率而實(shí)現(xiàn)更快速的運(yùn)算，不能發(fā)揮其優(yōu)勢(shì)，故未進(jìn)行ADSP-TS201S的實(shí)驗(yàn)。如果條件成熟后，則可以采用這些更高性能的DSP實(shí)現(xiàn)超分辨測(cè)向。
??? MUSIC算法的譜峰搜索占用了運(yùn)算的絕大部分時(shí)間。以本系統(tǒng)為例，計(jì)算數(shù)據(jù)協(xié)方差矩陣和其特征值以及特征向量只需要3ms，而其余一百多毫秒時(shí)間全都花在譜峰搜索上。
??? 本文研究了基于ADSP-TS101S多處理器系統(tǒng)的空間譜估計(jì)超分辨測(cè)向系統(tǒng)的硬件實(shí)現(xiàn)，同時(shí)結(jié)合實(shí)例說(shuō)明了其有效性和實(shí)用性。工程實(shí)踐表明基于ADSP-TS101S的多處理器系統(tǒng)能夠完成雷達(dá)信號(hào)的超分辨測(cè)向，實(shí)現(xiàn)近實(shí)時(shí)處理。目前該系統(tǒng)工作穩(wěn)定，達(dá)到預(yù)期效果。
參考文獻(xiàn)
[1] 王永良，陳輝，彭應(yīng)寧等.空間譜估計(jì)理論與算法[M]．北京：清華大學(xué)出版社，2004．
[2] 王林，劉書明，張靜.基于ADSP-TS101S的多芯片數(shù)字信號(hào)處理系統(tǒng)的實(shí)現(xiàn)方案[J].電子設(shè)計(jì)應(yīng)用，2004，(9)：94-97．
[3] 劉書明，蘇濤，羅軍輝．TigerSHARC DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M]．北京：電子工業(yè)出版社，2004．
[4] 申軍建，張勐，卓智海．ADSP-TS101S的自動(dòng)引導(dǎo)方式分析與設(shè)計(jì)實(shí)現(xiàn)[J]．電子設(shè)計(jì)應(yīng)用，2004，(5)：64-66．
[5] SAWYER N.Analog devices tigerSHARC link．Analog?Device，Inc，2004，10.
[6] 莊德靖，蘇濤.一種新型DSP(TS101)中的鏈路DMA[J]．國(guó)外電子元器件，2005，(2)：21-24．