一直以來，設計人員為迅速發(fā)展的市場如消費電子和汽車等開發(fā)產(chǎn)品時，都面對嚴峻的上市時間壓力。但是現(xiàn)在，這些嚴格的時間要求已經(jīng)轉(zhuǎn)移至其它許多領域，包括嵌入式控制和工業(yè)設計。
毋庸置疑，近年來談論最多的芯片設計趨勢是轉(zhuǎn)向系統(tǒng)級芯片 (SoC) ，透過工藝技術(shù)和設計方法的突飛猛進，這種理想得以實現(xiàn)。但是SoC的發(fā)展進程仍然緩慢，并且對市場的變化非常敏感。此外，開發(fā)SoC本質(zhì)上是一項成本高昂的高風險事業(yè)。極少公司擁有充足資源，能負擔將SoC產(chǎn)品發(fā)展成為批量生產(chǎn)所需的非經(jīng)常性工程開支 (NRE)，即使公司擁有足夠資源也必須仔細考慮取得投資回報的機會。
在業(yè)內(nèi)，迅速將產(chǎn)品推出市場的意愿非常重要。產(chǎn)品銷售每推遲一周都會對營業(yè)額造成損失：舉例說，如果產(chǎn)品的平均售價為1,500美元，而其制造商預計銷量將推高至每周100件，那么，設計推遲三個月便會帶來超過100萬美元的損失。
因此，設計人員期望將現(xiàn)場可編程門陣列 (FPGA) 作為靈活的工業(yè)設計平臺。這一趨勢在工業(yè)無線通信設計方面更加明顯。在這種應用中，最初考慮的是采用專用標準產(chǎn)品 (ASSP)，然后是專用集成電路(ASIC)。但是當考慮到上市時間、實施靈活性及未來過時等問題時，設計小組決定轉(zhuǎn)向FPGA來進行項目實施。
挺進嵌入式市場
正如我們所料，上市時間壓力并不是導致設計人員轉(zhuǎn)向可編程邏輯器件以在工業(yè)設計中獲得增值功能的唯一推動力。當今的制造工藝能夠?qū)崿F(xiàn)新一代的可編程邏輯器件，能提供更多更高速的邏輯和更快的I/O、更低的價位。因此，F(xiàn)PGA現(xiàn)在已能用于嵌入式應用，而過去由于性能緣故，只有ASIC或ASSP才能達到相應的要求。
現(xiàn)今的高功能FPGA不再局限于引進系統(tǒng)粘合邏輯，還可作為SoC平臺，讓工業(yè)設計人員輕易地修改以進行變更、修復缺陷，或在用戶需要升級和配合市場發(fā)展去創(chuàng)制未來的衍生產(chǎn)品。那些先前選擇半定制ASSP的設計人員，現(xiàn)已不需要再接受應用中不夠理想的解決方案，而可以通過比使用ASIC更快的速度構(gòu)建以定制FPGA為基礎的方案，同時能適應變化多端的市場需求。
FPGA使用量增加的另一個原因是可編程到器件的IP模塊數(shù)量和范圍大大增加，包括各種標準功能如廣泛用于工業(yè)應用的8051微控制器。這類預校驗和測試的IP模塊專為可編程邏輯應用而優(yōu)化，使設計人員能夠快速構(gòu)建系統(tǒng)并將其編程入FPGA。IP內(nèi)核通常以網(wǎng)表或RTL資源形式提供，所以設計人員無需更改便可快速使用，或者按照設計要求進行配置。
例如，Actel推出的Core8051 IP核與8051指令集相容，能讓設計人員借助在現(xiàn)有微控制器架構(gòu)方面的經(jīng)驗，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢，進一步縮短開發(fā)周期。通常，這類內(nèi)核都具有額外特性：如Core8051擁有片上調(diào)試能力，能簡化內(nèi)核在深度嵌入時的系統(tǒng)調(diào)試，協(xié)助設計人員更快地將產(chǎn)品推出市場。
IP平臺應運而生
當年產(chǎn)量在10萬件以內(nèi)時，F(xiàn)PGA可以是一個出色的平臺，能滿足許多工業(yè)和嵌入式控制市場區(qū)間的需要。以微控制器為基礎的SoC的發(fā)展有兩個主要因素，分別是需要集成的元件或外設數(shù)量，以及所選元件的應用軟件和專用驅(qū)動程序的集成。在理想情況下，設計人員當然希望以減少工序和元件數(shù)來縮短開發(fā)時間。此外，他們也會簡化應用軟件的集成。在FPGA內(nèi)使用可綜合或“軟”IP平臺是簡化設計過程和縮短上市時間的現(xiàn)代化解決方案。在流程圖 (圖1) 中，我們比較了使用大量IP內(nèi)核構(gòu)建微控制器SoC的關鍵步驟和使用IP平臺開發(fā)FPGA設計所需的步驟。
圖1，基于IP構(gòu)建SoC與開發(fā)FPGA流程比較。
IP平臺的設計理念是將多個元件集成在一個專用模塊中。這些元件模塊及平臺已經(jīng)進行預集成和預校驗。當然，IP預構(gòu)建模塊的主要問題是用戶可能并不想要集成平臺中所有的元件和特性。這個問題的解決方法是不單將元件模塊甚至這些元件模塊的關鍵產(chǎn)品特性也設定成可配置。
事實上，Actel的Core8051 是這種預校驗、可配置平臺的一部分，該平臺名為Platform8051。除了8位Core8051微控制器外，它還包括五個其它IP單元：Core10/100、CoreSDLC、CoreI2C、CoreSPI、和Core16X50。（見附文《Platform8051中的IP核資源》）設計人員可指定這些IP內(nèi)核的任何配置以實現(xiàn)與眾不同的SoC設計，而付出的時間和開支只占開發(fā)ASIC所需的一部分。
在嵌入式控制應用中，Platform8051內(nèi)含的元件內(nèi)核都是常用的外設，因為它們允許設計人員實現(xiàn)諸如傳感、控制、監(jiān)控和通信等關鍵功能。通過這些預校驗單元，設計人員可以方便地重新利用IP，而毋須花費時間將相同的內(nèi)核反復開發(fā)和集成于平臺中。使用Platform8051，設計小組可以將寶貴的設計和校驗時間用于開發(fā)增值的應用軟件和外設，使得最終產(chǎn)品 更具特色。
開發(fā)環(huán)境支持
設計人員需要開發(fā)工具來創(chuàng)制FPGA和用于8051的應用代碼。Actel的Libero設計環(huán)境可讓設計人員仿真和綜合完整的集成RTL，然后在網(wǎng)表級別對設計進行仿
真和時序分析，再使用Actel的Designer軟件進行布局布線。最后，使用Actel的FlashPRO或Silicon Sculptor編程器對FPGA進行編程。
在微控制器編程和調(diào)試方面，Actel與First Silicon Solutions (FS2) 和Keil Software兩家公司合作。FS2 System Analyzer 的設計支持應用軟件的在線調(diào)試，使用Actel Core8051微控制器的特殊功能和集成外設。FS2 On-Chip Instrumentation (芯片級在線調(diào)試儀；OCI) 的延伸——即專用的“硅鉤”——將集成在Core8051 MCU中，讓FS2可以提供功能先進和強大的調(diào)試工具。來自Keil的 μVision集成開發(fā)環(huán)境 (IDE) 將項目管理、源代碼編輯和程序調(diào)試組合成為功能強大的開發(fā)環(huán)境。μVision 調(diào)試器功能強大和全 面，允許軟件開發(fā)人員在PC上全面地對目標程式進行仿真。
圖2，Platform8051平臺架構(gòu)。
除了軟件開發(fā)工具外，Actel還提供Platform8051開發(fā)套件，如圖2所示，使設計人員能夠觀察Actel內(nèi)核的工作情況，并迅速和有效地創(chuàng)建和模擬衍生設計。該套件可以大幅減少系統(tǒng)校驗時間。它還包括一個可重編程ProASICPLUS FPGA、先前提到在器件上編程的網(wǎng)絡服務器設計、網(wǎng)絡服務器代碼范例、所有相應的電纜、FS2 System Analyzer和 Keil μVision評估軟件包，以及可供選擇的FlashPRO Lite編程器。
影響設計者決策
通過平臺IP的方式，F(xiàn)PGA的優(yōu)勢顯而易見，就像最近設計的模塊化無線工業(yè)網(wǎng)絡，用于高雜訊工廠環(huán)境和制造自動化中。設計小組最初想用分立ASSP，但很快發(fā)現(xiàn)這方式并不能在獲得正確的功能組合同時滿足尺寸和功率需求。
換句話說，設計人員只可在ASIC和FPGA之間選擇。項目成本分析研究顯示，對于所預計的模塊批量，ASIC和FPGA器件的成本接近；但是FPGA毋需任何NRE投資。因此，設計小組決定采用FPGA方案。
當設計小組考慮項目所需的IP時，更加認識到FPGA在成本和上市時間方面具有更大優(yōu)勢。 由于FPGA供應商已經(jīng)擁有項目所需的大多數(shù)IP，因此設計小組只需開發(fā)少量特別的IP。使用預開發(fā)和校驗IP能縮短設計周期長達六個月，讓設計小組可以更快的速度和更短的時間將產(chǎn)品推向市場。而更短的上市時間可帶來實在的財務成果。因為產(chǎn)品占據(jù)的市場份額大于預期，所以明顯地增加了銷售和利潤。
與此同時，設計小組可以根據(jù)較大型用戶的應用和特定需求定制模塊，并且在毋須替換整個線路板的情況下進行現(xiàn)場產(chǎn)品升級，其中只需要對FPGA進行重新編程。此舉能降低用戶的整體擁有成本、增加產(chǎn)品的認知價值，并擴大市場需求。
工業(yè)設計人員所面對的上市時間壓力從未如此巨大。不論是設計網(wǎng)絡接口、電機控制器、邏輯控制器、通信系統(tǒng)、或任何數(shù)以百計的工業(yè)應用，F(xiàn)PGA結(jié)合種類繁多的可用IP正成為工業(yè)設計的優(yōu)選方案。就上市時間、執(zhí)行的靈活性及未來的產(chǎn)品過時等因素而言，F(xiàn)PGA較ASSP和ASIC解決方案具有更多優(yōu)勢。此外，因為許多工業(yè)應用從未達到大批量，F(xiàn)PGA常較傳統(tǒng)的ASIC方案提供更多的成本節(jié)省。設計人員能夠迅速把功能編程并在應用產(chǎn)品中測試，然后對功能規(guī)格的變化進行重新編程，自然對工業(yè)工程師別具吸引力。這些特性再結(jié)合目前在性能、尺寸和價格方面的進步，可讓工業(yè)設計人員透過所熟悉的標準迅速將產(chǎn)品推向市場，并使產(chǎn)品在市場的留存時間和獲得的銷售收入提升至最高。
附文：Platform8051中的IP核資源
Core8051是功能齊全的單周期8位微控制器單元，與流行的ASM51指令代碼相容，并且能在40 MHz以上頻率工作。圖2所示為這種內(nèi)核特性的說明框圖。Core10/100是以太網(wǎng)媒體訪問控制器，以10或 100 Mb/s的數(shù)據(jù)速率與局域網(wǎng)連接，具有用于物理連接的媒體獨立接口 (MII)，并可按照IEEE802.3標準執(zhí)行帶沖突檢測的載波傳感多重訪問 (CSMA/CD) 算法。這兩個內(nèi)核組成了Platform8051開發(fā)套件中使用的網(wǎng)絡服務器設計。
CoreSDLC是高速同步串行數(shù)據(jù)鏈路控制器，運作與工作在CPU控制下SDLC模式的Intel 80C152全局串行信道相似。該內(nèi)核被用作嵌入應用的定制串行接口。
圖a，Core8051結(jié)構(gòu)框圖。
CoreI2C是提供雙線串行接口的總線控制器，支持Philips I2C標準的100 kb/s和 400 kb/s數(shù)據(jù)傳輸。這種菊花鏈式總線標準獲許多消費電子和嵌入式應用采用。
CoreSPI是串行外設接口，可在8051和外圍設備之間實現(xiàn)同步串行數(shù)據(jù)傳輸。SPI是一種用于各種嵌入式應用的點對點總線標準。
Core16X50是帶有或不帶FIFO支持的通用異步收發(fā)器 (UART)，與德州儀器的16550器件軟件相容，并且為Core8051增添額外的串行通道。它也可以用作串行或調(diào)制解調(diào)器接口。