一直以來(lái)，設(shè)計(jì)人員為迅速發(fā)展的市場(chǎng)如消費(fèi)電子和汽車等開發(fā)產(chǎn)品時(shí)，都面對(duì)嚴(yán)峻的上市時(shí)間壓力。但是現(xiàn)在，這些嚴(yán)格的時(shí)間要求已經(jīng)轉(zhuǎn)移至其它許多領(lǐng)域，包括嵌入式控制和工業(yè)設(shè)計(jì)。
　　毋庸置疑，近年來(lái)談?wù)撟疃嗟男酒O(shè)計(jì)趨勢(shì)是轉(zhuǎn)向系統(tǒng)級(jí)芯片 (SoC) ，透過(guò)工藝技術(shù)和設(shè)計(jì)方法的突飛猛進(jìn)，這種理想得以實(shí)現(xiàn)。但是SoC的發(fā)展進(jìn)程仍然緩慢，并且對(duì)市場(chǎng)的變化非常敏感。此外，開發(fā)SoC本質(zhì)上是一項(xiàng)成本高昂的高風(fēng)險(xiǎn)事業(yè)。極少公司擁有充足資源，能負(fù)擔(dān)將SoC產(chǎn)品發(fā)展成為批量生產(chǎn)所需的非經(jīng)常性工程開支 (NRE)，即使公司擁有足夠資源也必須仔細(xì)考慮取得投資回報(bào)的機(jī)會(huì)。
　　在業(yè)內(nèi)，迅速將產(chǎn)品推出市場(chǎng)的意愿非常重要。產(chǎn)品銷售每推遲一周都會(huì)對(duì)營(yíng)業(yè)額造成損失：舉例說(shuō)，如果產(chǎn)品的平均售價(jià)為1,500美元，而其制造商預(yù)計(jì)銷量將推高至每周100件，那么，設(shè)計(jì)推遲三個(gè)月便會(huì)帶來(lái)超過(guò)100萬(wàn)美元的損失。
　　因此，設(shè)計(jì)人員期望將現(xiàn)場(chǎng)可編程門陣列 (FPGA) 作為靈活的工業(yè)設(shè)計(jì)平臺(tái)。這一趨勢(shì)在工業(yè)無(wú)線通信設(shè)計(jì)方面更加明顯。在這種應(yīng)用中，最初考慮的是采用專用標(biāo)準(zhǔn)產(chǎn)品 (ASSP)，然后是專用集成電路(ASIC)。但是當(dāng)考慮到上市時(shí)間、實(shí)施靈活性及未來(lái)過(guò)時(shí)等問(wèn)題時(shí)，設(shè)計(jì)小組決定轉(zhuǎn)向FPGA來(lái)進(jìn)行項(xiàng)目實(shí)施。

　　挺進(jìn)嵌入式市場(chǎng)
　　正如我們所料，上市時(shí)間壓力并不是導(dǎo)致設(shè)計(jì)人員轉(zhuǎn)向可編程邏輯器件以在工業(yè)設(shè)計(jì)中獲得增值功能的唯一推動(dòng)力。當(dāng)今的制造工藝能夠?qū)崿F(xiàn)新一代的可編程邏輯器件，能提供更多更高速的邏輯和更快的I/O、更低的價(jià)位。因此，F(xiàn)PGA現(xiàn)在已能用于嵌入式應(yīng)用，而過(guò)去由于性能緣故，只有ASIC或ASSP才能達(dá)到相應(yīng)的要求。
　　現(xiàn)今的高功能FPGA不再局限于引進(jìn)系統(tǒng)粘合邏輯，還可作為SoC平臺(tái)，讓工業(yè)設(shè)計(jì)人員輕易地修改以進(jìn)行變更、修復(fù)缺陷，或在用戶需要升級(jí)和配合市場(chǎng)發(fā)展去創(chuàng)制未來(lái)的衍生產(chǎn)品。那些先前選擇半定制ASSP的設(shè)計(jì)人員，現(xiàn)已不需要再接受應(yīng)用中不夠理想的解決方案，而可以通過(guò)比使用ASIC更快的速度構(gòu)建以定制FPGA為基礎(chǔ)的方案，同時(shí)能適應(yīng)變化多端的市場(chǎng)需求。
　　FPGA使用量增加的另一個(gè)原因是可編程到器件的IP模塊數(shù)量和范圍大大增加，包括各種標(biāo)準(zhǔn)功能如廣泛用于工業(yè)應(yīng)用的8051微控制器。這類預(yù)校驗(yàn)和測(cè)試的IP模塊專為可編程邏輯應(yīng)用而優(yōu)化，使設(shè)計(jì)人員能夠快速構(gòu)建系統(tǒng)并將其編程入FPGA。IP內(nèi)核通常以網(wǎng)表或RTL資源形式提供，所以設(shè)計(jì)人員無(wú)需更改便可快速使用，或者按照設(shè)計(jì)要求進(jìn)行配置。
　　例如，Actel推出的Core8051 IP核與8051指令集相容，能讓設(shè)計(jì)人員借助在現(xiàn)有微控制器架構(gòu)方面的經(jīng)驗(yàn)，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢(shì)，進(jìn)一步縮短開發(fā)周期。通常，這類內(nèi)核都具有額外特性：如Core8051擁有片上調(diào)試能力，能簡(jiǎn)化內(nèi)核在深度嵌入時(shí)的系統(tǒng)調(diào)試，協(xié)助設(shè)計(jì)人員更快地將產(chǎn)品推出市場(chǎng)。
　　IP平臺(tái)應(yīng)運(yùn)而生
　　當(dāng)年產(chǎn)量在10萬(wàn)件以內(nèi)時(shí)，F(xiàn)PGA可以是一個(gè)出色的平臺(tái)，能滿足許多工業(yè)和嵌入式控制市場(chǎng)區(qū)間的需要。以微控制器為基礎(chǔ)的SoC的發(fā)展有兩個(gè)主要因素，分別是需要集成的元件或外設(shè)數(shù)量，以及所選元件的應(yīng)用軟件和專用驅(qū)動(dòng)程序的集成。在理想情況下，設(shè)計(jì)人員當(dāng)然希望以減少工序和元件數(shù)來(lái)縮短開發(fā)時(shí)間。此外，他們也會(huì)簡(jiǎn)化應(yīng)用軟件的集成。在FPGA內(nèi)使用可綜合或“軟”IP平臺(tái)是簡(jiǎn)化設(shè)計(jì)過(guò)程和縮短上市時(shí)間的現(xiàn)代化解決方案。在流程圖 (圖1) 中，我們比較了使用大量IP內(nèi)核構(gòu)建微控制器SoC的關(guān)鍵步驟和使用IP平臺(tái)開發(fā)FPGA設(shè)計(jì)所需的步驟。

圖1，基于IP構(gòu)建SoC與開發(fā)FPGA流程比較。

　　IP平臺(tái)的設(shè)計(jì)理念是將多個(gè)元件集成在一個(gè)專用模塊中。這些元件模塊及平臺(tái)已經(jīng)進(jìn)行預(yù)集成和預(yù)校驗(yàn)。當(dāng)然，IP預(yù)構(gòu)建模塊的主要問(wèn)題是用戶可能并不想要集成平臺(tái)中所有的元件和特性。這個(gè)問(wèn)題的解決方法是不單將元件模塊甚至這些元件模塊的關(guān)鍵產(chǎn)品特性也設(shè)定成可配置。
　　事實(shí)上，Actel的Core8051 是這種預(yù)校驗(yàn)、可配置平臺(tái)的一部分，該平臺(tái)名為Platform8051。除了8位Core8051微控制器外，它還包括五個(gè)其它IP單元：Core10/100、CoreSDLC、CoreI2C、CoreSPI、和Core16X50。（見附文《Platform8051中的IP核資源》）設(shè)計(jì)人員可指定這些IP內(nèi)核的任何配置以實(shí)現(xiàn)與眾不同的SoC設(shè)計(jì)，而付出的時(shí)間和開支只占開發(fā)ASIC所需的一部分。
　　在嵌入式控制應(yīng)用中，Platform8051內(nèi)含的元件內(nèi)核都是常用的外設(shè)，因?yàn)樗鼈冊(cè)试S設(shè)計(jì)人員實(shí)現(xiàn)諸如傳感、控制、監(jiān)控和通信等關(guān)鍵功能。通過(guò)這些預(yù)校驗(yàn)單元，設(shè)計(jì)人員可以方便地重新利用IP，而毋須花費(fèi)時(shí)間將相同的內(nèi)核反復(fù)開發(fā)和集成于平臺(tái)中。使用Platform8051，設(shè)計(jì)小組可以將寶貴的設(shè)計(jì)和校驗(yàn)時(shí)間用于開發(fā)增值的應(yīng)用軟件和外設(shè)，使得最終產(chǎn)品 更具特色。
　　開發(fā)環(huán)境支持
　　設(shè)計(jì)人員需要開發(fā)工具來(lái)創(chuàng)制FPGA和用于8051的應(yīng)用代碼。Actel的Libero設(shè)計(jì)環(huán)境可讓設(shè)計(jì)人員仿真和綜合完整的集成RTL，然后在網(wǎng)表級(jí)別對(duì)設(shè)計(jì)進(jìn)行仿

真和時(shí)序分析，再使用Actel的Designer軟件進(jìn)行布局布線。最后，使用Actel的FlashPRO或Silicon Sculptor編程器對(duì)FPGA進(jìn)行編程。 
　　在微控制器編程和調(diào)試方面，Actel與First Silicon Solutions (FS2) 和Keil Software兩家公司合作。FS2 System Analyzer  的設(shè)計(jì)支持應(yīng)用軟件的在線調(diào)試，使用Actel Core8051微控制器的特殊功能和集成外設(shè)。FS2 On-Chip Instrumentation (芯片級(jí)在線調(diào)試儀；OCI) 的延伸——即專用的“硅鉤”——將集成在Core8051 MCU中，讓FS2可以提供功能先進(jìn)和強(qiáng)大的調(diào)試工具。來(lái)自Keil的 μVision集成開發(fā)環(huán)境 (IDE) 將項(xiàng)目管理、源代碼編輯和程序調(diào)試組合成為功能強(qiáng)大的開發(fā)環(huán)境。μVision 調(diào)試器功能強(qiáng)大和全 面，允許軟件開發(fā)人員在PC上全面地對(duì)目標(biāo)程式進(jìn)行仿真。

圖2，Platform8051平臺(tái)架構(gòu)。

　　除了軟件開發(fā)工具外，Actel還提供Platform8051開發(fā)套件，如圖2所示，使設(shè)計(jì)人員能夠觀察Actel內(nèi)核的工作情況，并迅速和有效地創(chuàng)建和模擬衍生設(shè)計(jì)。該套件可以大幅減少系統(tǒng)校驗(yàn)時(shí)間。它還包括一個(gè)可重編程ProASICPLUS FPGA、先前提到在器件上編程的網(wǎng)絡(luò)服務(wù)器設(shè)計(jì)、網(wǎng)絡(luò)服務(wù)器代碼范例、所有相應(yīng)的電纜、FS2 System Analyzer和 Keil μVision評(píng)估軟件包，以及可供選擇的FlashPRO Lite編程器。
　　影響設(shè)計(jì)者決策
　　通過(guò)平臺(tái)IP的方式，F(xiàn)PGA的優(yōu)勢(shì)顯而易見，就像最近設(shè)計(jì)的模塊化無(wú)線工業(yè)網(wǎng)絡(luò)，用于高雜訊工廠環(huán)境和制造自動(dòng)化中。設(shè)計(jì)小組最初想用分立ASSP，但很快發(fā)現(xiàn)這方式并不能在獲得正確的功能組合同時(shí)滿足尺寸和功率需求。
　　換句話說(shuō)，設(shè)計(jì)人員只可在ASIC和FPGA之間選擇。項(xiàng)目成本分析研究顯示，對(duì)于所預(yù)計(jì)的模塊批量，ASIC和FPGA器件的成本接近；但是FPGA毋需任何NRE投資。因此，設(shè)計(jì)小組決定采用FPGA方案。
　　當(dāng)設(shè)計(jì)小組考慮項(xiàng)目所需的IP時(shí)，更加認(rèn)識(shí)到FPGA在成本和上市時(shí)間方面具有更大優(yōu)勢(shì)。 由于FPGA供應(yīng)商已經(jīng)擁有項(xiàng)目所需的大多數(shù)IP，因此設(shè)計(jì)小組只需開發(fā)少量特別的IP。使用預(yù)開發(fā)和校驗(yàn)IP能縮短設(shè)計(jì)周期長(zhǎng)達(dá)六個(gè)月，讓設(shè)計(jì)小組可以更快的速度和更短的時(shí)間將產(chǎn)品推向市場(chǎng)。而更短的上市時(shí)間可帶來(lái)實(shí)在的財(cái)務(wù)成果。因?yàn)楫a(chǎn)品占據(jù)的市場(chǎng)份額大于預(yù)期，所以明顯地增加了銷售和利潤(rùn)。
　　與此同時(shí)，設(shè)計(jì)小組可以根據(jù)較大型用戶的應(yīng)用和特定需求定制模塊，并且在毋須替換整個(gè)線路板的情況下進(jìn)行現(xiàn)場(chǎng)產(chǎn)品升級(jí)，其中只需要對(duì)FPGA進(jìn)行重新編程。此舉能降低用戶的整體擁有成本、增加產(chǎn)品的認(rèn)知價(jià)值，并擴(kuò)大市場(chǎng)需求。
　　工業(yè)設(shè)計(jì)人員所面對(duì)的上市時(shí)間壓力從未如此巨大。不論是設(shè)計(jì)網(wǎng)絡(luò)接口、電機(jī)控制器、邏輯控制器、通信系統(tǒng)、或任何數(shù)以百計(jì)的工業(yè)應(yīng)用，F(xiàn)PGA結(jié)合種類繁多的可用IP正成為工業(yè)設(shè)計(jì)的優(yōu)選方案。就上市時(shí)間、執(zhí)行的靈活性及未來(lái)的產(chǎn)品過(guò)時(shí)等因素而言，F(xiàn)PGA較ASSP和ASIC解決方案具有更多優(yōu)勢(shì)。此外，因?yàn)樵S多工業(yè)應(yīng)用從未達(dá)到大批量，F(xiàn)PGA常較傳統(tǒng)的ASIC方案提供更多的成本節(jié)省。設(shè)計(jì)人員能夠迅速把功能編程并在應(yīng)用產(chǎn)品中測(cè)試，然后對(duì)功能規(guī)格的變化進(jìn)行重新編程，自然對(duì)工業(yè)工程師別具吸引力。這些特性再結(jié)合目前在性能、尺寸和價(jià)格方面的進(jìn)步，可讓工業(yè)設(shè)計(jì)人員透過(guò)所熟悉的標(biāo)準(zhǔn)迅速將產(chǎn)品推向市場(chǎng)，并使產(chǎn)品在市場(chǎng)的留存時(shí)間和獲得的銷售收入提升至最高。

　　附文：Platform8051中的IP核資源
　　Core8051是功能齊全的單周期8位微控制器單元，與流行的ASM51指令代碼相容，并且能在40 MHz以上頻率工作。圖2所示為這種內(nèi)核特性的說(shuō)明框圖。Core10/100是以太網(wǎng)媒體訪問(wèn)控制器，以10或 100 Mb/s的數(shù)據(jù)速率與局域網(wǎng)連接，具有用于物理連接的媒體獨(dú)立接口 (MII)，并可按照IEEE802.3標(biāo)準(zhǔn)執(zhí)行帶沖突檢測(cè)的載波傳感多重訪問(wèn) (CSMA/CD) 算法。這兩個(gè)內(nèi)核組成了Platform8051開發(fā)套件中使用的網(wǎng)絡(luò)服務(wù)器設(shè)計(jì)。
　　CoreSDLC是高速同步串行數(shù)據(jù)鏈路控制器，運(yùn)作與工作在CPU控制下SDLC模式的Intel 80C152全局串行信道相似。該內(nèi)核被用作嵌入應(yīng)用的定制串行接口。

圖a，Core8051結(jié)構(gòu)框圖。

　　CoreI2C是提供雙線串行接口的總線控制器，支持Philips I2C標(biāo)準(zhǔn)的100 kb/s和 400 kb/s數(shù)據(jù)傳輸。這種菊花鏈?zhǔn)娇偩€標(biāo)準(zhǔn)獲許多消費(fèi)電子和嵌入式應(yīng)用采用。
　　CoreSPI是串行外設(shè)接口，可在8051和外圍設(shè)備之間實(shí)現(xiàn)同步串行數(shù)據(jù)傳輸。SPI是一種用于各種嵌入式應(yīng)用的點(diǎn)對(duì)點(diǎn)總線標(biāo)準(zhǔn)。
　　Core16X50是帶有或不帶FIFO支持的通用異步收發(fā)器 (UART)，與德州儀器的16550器件軟件相容，并且為Core8051增添額外的串行通道。它也可以用作串行或調(diào)制解調(diào)器接口。