基于FPGA的新型浮点FFT处理器设计
《电子技术应用》2008年第5期
范 展，梁国龙，刘 洋
摘要： 针对现有FFT算法结构复杂、难以并行扩展的问题，提出了一种改进的FFT算法，在此基础上设计了一种基于浮点运算的FFT处理器，并进行了仿真验证。结果表明，新算法大大简化了系统结构，减少了系统的硬件开销，非常容易并行实现，且显著提高了运算效率，完成一次N点的FFT运算只需要N/2个时钟，完全满足实时信号处理的要求。
Abstract：
Key words :
摘 要：針對現(xiàn)有FFT" title="FFT">FFT算法結構復雜、難以并行擴展的問題，提出了一種改進的FFT算法，在此基礎上設計了一種基于浮點運算的FFT處理器，并進行了仿真驗證。結果表明，新算法大大簡化了系統(tǒng)結構，減少了系統(tǒng)的硬件開銷，非常容易并行實現(xiàn)，且顯著提高了運算效率，完成一次N點的FFT運算只需要N/2個時鐘，完全滿足實時信號處理的要求。
關鍵詞：改進的FFT算法；浮點運算；實時信號處理
此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載。