11月3日消息，據(jù)外媒報道，晶圓代工龍頭大廠臺積電與人工智能（AI）芯片大廠英偉達（NVIDIA）目前正在針對其最新A16 制程進行聯(lián)合測試，可能英偉達已經(jīng)獨家取得了臺積電即A16制程的產(chǎn)能。

根據(jù)資料顯示，臺積電A16 制程采用了納米片晶體管（nanosheet transistors）和超級電軌（Super Power Rail）技術(shù)。相較于N2P制程，A16 在相同功耗和速度下，速度增快8~10%、功耗降低15~20%、芯片密度提升7~10%，計劃2026年下半年進入量產(chǎn)。英偉達預計將利用臺積電A16制程來生產(chǎn)其下一代Feynman GPU 架構(gòu)，該架構(gòu)預計在2028 年發(fā)布。

值得注意的是，A16 制程技術(shù)對GPU 的先進封裝提出了更高的要求，當中需要更多的硅通孔（TSV, Through-Silicon Via），以具備更好的連結(jié)與散熱控制能力。事實上，先進封裝技術(shù)，特別是臺積電的CoWoS 已成為限制AI 晶片供應的關(guān)鍵瓶頸，而英偉達正因為臺積電的先進封裝產(chǎn)能支持，從而占據(jù)極大優(yōu)勢。根據(jù)資料顯示，英偉達在2025 年已訂購了臺積電CoWoS-L 年產(chǎn)能的70%。因此，這也造成臺積電CoWoS 的產(chǎn)能吃緊的情況下，委外封裝測試服務供應商（OSATs）和設備制造商也獲得了市場機會。

而臺積電為了應對CoWoS 先進封裝產(chǎn)能瓶頸，臺積電正積極開發(fā)替代方案，包括CoPoS，以及計劃中的晶圓級封裝，借新的設備和合作伙伴的加入，滿足市場龐大的需求。

另外，HBM 的供應與先進封裝同樣影響AI芯片的競爭格局。目前HBM3E 的堆疊高度為12 層，未來HBM4 有望達到16 層堆疊，這很可能需要使用混合鍵合（hybrid bonding）技術(shù)，特別是在HBM4E 上。在這種情況下，先進封裝的產(chǎn)能瓶頸可能將使得HBM4 供應緊張。

面對供應鏈的限制，大型云端服務供應商（Hyperscalers）及其芯片新創(chuàng)公司正受到臺積電CoWoS 供應短缺的影響。為了降低對外部供應商的依賴，業(yè)界正采取多項戰(zhàn)略包括建立替代的封裝生產(chǎn)線，以及轉(zhuǎn)向垂直整合。其中，垂直整合就代表著將設計到制造堆疊的更多環(huán)節(jié)納入自身掌控，以確保供應鏈的韌性。

總體而言，英偉達通過鎖定臺積電最尖端的A16 制程，結(jié)合其在CoWoS 產(chǎn)能上的巨大預留量，在下一代AI芯片的競爭中筑起了高聳的壁壘。而產(chǎn)業(yè)其他參與者則必須通過創(chuàng)新封裝技術(shù)和實施垂直整合策略，以打破當前的供應鏈瓶頸，爭奪未來的AI 算力市場。