6月20日消息，據(jù)媒體報道，英特爾一位董事提出，未來晶體管設(shè)計（如GAAFET和CFET）可能降低芯片制造對先進(jìn)光刻設(shè)備（尤其是EUV光刻機(jī)）的依賴。這一觀點挑戰(zhàn)了當(dāng)前先進(jìn)芯片制造的核心范式。

目前，ASML的極紫外（EUV）光刻機(jī)是制造高端芯片（如7nm及以下節(jié)點）的關(guān)鍵設(shè)備，它負(fù)責(zé)將極其微小的電路設(shè)計“打印”到硅晶圓上。

然而，該董事認(rèn)為，像環(huán)繞柵極場效應(yīng)晶體管（GAAFET）和互補場效應(yīng)晶體管（CFET）這樣的新型設(shè)計，將顯著增加光刻之后制造步驟（特別是刻蝕技術(shù)）的重要性，從而削弱光刻在整體工藝中的主導(dǎo)地位。

芯片制造流程始于光刻——將設(shè)計圖案轉(zhuǎn)移到晶圓表面。隨后通過沉積添加材料，并通過刻蝕選擇性地去除材料，最終形成晶體管和電路結(jié)構(gòu)。

新型晶體管設(shè)計的核心在于“包裹”柵極結(jié)構(gòu)（GAAFET）或堆疊晶體管組（CFET）。這種三維結(jié)構(gòu)的復(fù)雜性對精確刻蝕提出了更高要求。為了從各個方向“包裹”柵極或創(chuàng)建堆疊結(jié)構(gòu)，芯片制造商需要更精細(xì)地、特別是橫向地去除晶圓上的多余材料。

因此，該董事指出，未來的重點可能從單純依賴光刻機(jī)縮小特征尺寸，轉(zhuǎn)向更復(fù)雜、更關(guān)鍵的刻蝕工藝，以確保這些新型三維晶體管結(jié)構(gòu)的精確成型。這預(yù)示著芯片制造技術(shù)路線可能迎來重大轉(zhuǎn)變。