近日，晶圓代工大廠聯(lián)電2024年度營運報告書出爐。其中提到，與英特爾合作開發(fā)的12nm FinFET制程技術(shù)平臺進展順利，預(yù)計2026年完成制程開發(fā)并通過驗證。聯(lián)電還披露了封裝領(lǐng)域進展，晶圓級混合鍵合技術(shù)、3D IC異質(zhì)整合等技術(shù)已成功開發(fā)，未來將全面支持邊緣及云端AI應(yīng)用。

雖然全球半導(dǎo)體產(chǎn)業(yè)面臨多重挑戰(zhàn)，聯(lián)電2024年依然交出每股稅后收益新臺幣3.8元的成績單，有鑒于陸系成熟制程廠商不斷開出產(chǎn)能，為避免走向競價商模，聯(lián)電轉(zhuǎn)型特殊制程及差異化應(yīng)用，并為AI時代做好準(zhǔn)備。

聯(lián)電強調(diào)，與英特爾合作開發(fā)的12nm FinFET制程技術(shù)平臺，預(yù)計2026年完成制程開發(fā)并通過驗證，符合該公司設(shè)定2027年量產(chǎn)時程。有鑒于美國政府提升美國制造重要性，特別是半導(dǎo)體領(lǐng)域生產(chǎn)需求，市場解讀，這項合作更是聯(lián)電追求成本效益產(chǎn)能擴張及技術(shù)升級的重要策略，目前進展順利，對其商機持樂觀態(tài)度，并肯定聯(lián)電12nm技術(shù)的競爭力。

在先進封裝技術(shù)方面，聯(lián)電利用晶圓級混合鍵合技術(shù)（W2W hybrid bonding）實現(xiàn)尺寸微縮，已完成產(chǎn)品驗證，預(yù)計于今年進入量產(chǎn)；在邊緣AI方面，與供應(yīng)鏈建立W2W 3D IC項目，進入邏輯芯片與客制化內(nèi)存的異質(zhì)整合驗證；并成功在硅中介層加入深溝槽電容（Deep Trench Capacitor，DTC），為2.5D封裝芯片提供電源完整性，已完成產(chǎn)品驗證并進入試產(chǎn)。

聯(lián)電去年資本支出約29億美元，主要用于臺南Fab 12A、新加坡Fab 12i與中國Fab 12X的產(chǎn)能擴充，及各廠產(chǎn)品組合的優(yōu)化。聯(lián)電強調(diào)，多元制造基地布局，成為該公司在地緣政治復(fù)雜變化中的競爭優(yōu)勢，臺灣、新加坡、日本和中國大陸的生產(chǎn)基地為客戶提供彈性供應(yīng)鏈選擇。

聯(lián)電去年研發(fā)支出156億元，除了前述12nm平臺外，還成功開發(fā)22nm圖像信號處理器、28奈米嵌入式高壓低功耗制程平臺及氮化鎵元件制程。

此外，值得注意的是，氮化鎵射頻開關(guān)元件制程進入量產(chǎn)，氮化鎵射頻功率放大器（PA）元件制程及氮化鎵650V功率元件制程皆已進入客戶產(chǎn)品驗證和試產(chǎn)階段。