10月30日消息，近日，高性能 ASIC 設(shè)計(jì)服務(wù)廠商世芯電子（Alchip）發(fā)布新聞稿稱，它已經(jīng)成功流片了一款 2nm 測(cè)試芯片，預(yù)計(jì)明年第一季度將公布結(jié)果。目前，世芯正在與客戶積極合作開發(fā)高性能 2nm ASIC。

這兩項(xiàng)成績(jī)使世芯成為第一批成功采用革命性的納米片（或全能門 GAA）晶體管架構(gòu)的 IC 創(chuàng)新者之一。該測(cè)試芯片具有高速 SRAM 和自動(dòng)布局布線設(shè)計(jì)，以確保最佳性能。它還包括用于實(shí)時(shí)洞察的硅性能監(jiān)控器，并將世芯的 Lite I/O 與共享和非共享電源域集成，使其能夠處理 3DIC 選項(xiàng)。

該測(cè)試芯片將為最新的納米片晶體管結(jié)構(gòu)建立設(shè)計(jì)流程和方法。它還將從 2nm 工藝技術(shù)生成功率、性能和面積 （PPA） 數(shù)據(jù)。

世芯將其 2nm 測(cè)試芯片流片視為保持其高性能 ASIC 技術(shù)領(lǐng)先地位的關(guān)鍵一步，因?yàn)槠浣Y(jié)果將幫助公司為下一代 1.6nm（A16） 工藝技術(shù)的未來(lái)發(fā)展做好準(zhǔn)備。雖然它是一個(gè)單片設(shè)計(jì)，但 世芯的 2nm 測(cè)試芯片集成并驗(yàn)證了該公司的 AP-Link-3D I/O IP，可用于未來(lái)的 3DIC 小芯片系統(tǒng)設(shè)計(jì)。

“我們已經(jīng)開始營(yíng)業(yè)，并準(zhǔn)備好滿足客戶的 2nm 需求。這款測(cè)試芯片展示了我們突破高性能計(jì)算和人工智能設(shè)計(jì)界限的能力，”世芯首席技術(shù)官 Erez Shaizaf 說。

世芯總裁兼首席執(zhí)行官 Johnny Shen 補(bǔ)充道：“我們的 2nm 測(cè)試芯片代表了技術(shù)的重大飛躍，表明我們已準(zhǔn)備好參與最先進(jìn)的 ASIC 開發(fā)。我們期待看到這一突破對(duì)半導(dǎo)體行業(yè)產(chǎn)生什么影響?！?/p>