《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 業(yè)界動態(tài) > Akeana宣布推出一系列RISC-V CPU內核IP

Akeana宣布推出一系列RISC-V CPU內核IP

與Arm進行全面競爭
2024-08-15
來源:芯智訊
關鍵詞: Akeana RISC-V CPU 內核IP ARM

8月14日消息,美國半導體初創(chuàng)公司Akeana宣布推出一系列RISC-V CPU內核IP,以期與Arm進行全面的競爭。

據(jù)介紹,Akeana的RISC-V CPU覆蓋了從微控制器到數(shù)據(jù)中心的整個性能需求范圍,并且期其多個系列的RISC-V內核、內存管理單元、中斷控制器和互連都來自單一的System Verilog數(shù)據(jù)庫,包括用于AI加速器的矩陣引擎和矢量引擎。

0.png

“我們正在通過我們認為是唯一具有匹敵Arm Neoverse內核的RISC-V處理器從‘隱身’中走出來,”Akeana首席執(zhí)行官Rabin Sugumar表示:“我們確實認為這是一個行業(yè)突破,我們認為以前沒有用單一數(shù)據(jù)庫的這一系列核心做過?!?/p>

在過去三年中,Akeana公司從經(jīng)驗豐富的芯片投資者Mayfield和Kleiner Perkins那里籌集了1億美元,擁有150名員工,一半在美國,一半在亞洲。

“我們是一家純粹的知識產(chǎn)權公司,”Sugumar說?!斑@些創(chuàng)新是一套非常廣泛的知識產(chǎn)權,具有低運營支出,因此我們能夠在低運營支出下維持開發(fā),從而在較小的市場份額下取得成功?!?/p>

“對于Arm或MIPS內核來說,開發(fā)商需要為每個核心都有一個單獨的團隊,所以需要有很多的團隊。而我們所有的內核都來自一個高度可配置的數(shù)據(jù)庫,從小型微控制器到Arm Neoverse V2級別的內核,都有關于如何做到這一點的創(chuàng)新想法。如果出現(xiàn)錯誤或時間問題,我們會一次修復?!?/p>

不過,編譯器是獨立的,不是由數(shù)據(jù)庫生成的,這與Tensilica或Codasip所采用的方法不同。但是 gcc-03 開源編譯器已經(jīng)足夠好了,Sugumar 說。

“因此,我們可以用一個小團隊覆蓋Arm CPU所能夠覆蓋的整個范圍,”他說。這種可配置性是使其運營支出低的原因,但客戶不想要可配置的數(shù)據(jù)庫,他們不知道該如何處理它。

目前,Akeana已經(jīng)推出了三個系列的RISC-V內核,并且單個內核可以針對特定應用進行定制。具體來說包括:

Akeana 100 系列:一系列高度可配置的處理器,具有 32 位 RISC-V 單線程內核,支持從嵌入式微控制器到邊緣網(wǎng)關和個人計算設備的應用。

Akeana 1000 系列處理器系列包括 64 位 RISC-V 內核和 MMU,可支持豐富的操作系統(tǒng),同時保持低功耗并需要較小的芯片面積。這些處理器支持有序或無序流水線、多線程、向量擴展、虛擬機管理程序擴展和其他擴展,這些擴展是最近和即將推出的 RISC-V 配置文件的一部分,以及可選的 AI 計算擴展,每個周期執(zhí)行四個線程。

Akeana 5000 系列為筆記本電腦、數(shù)據(jù)中心和云基礎設施提供更高性能的 64 位 12 級無序處理器內核,配備 512 位矢量引擎和每周期 4 個線程。這些處理器與 Akeana 1000 系列兼容,但單線程性能比 Arm Cortex-X 系列高得多。

Sugumar說,這三個系列共有10個核心,可以在幾周內進行修改,并將其包含在其他核心的數(shù)據(jù)庫中。

此外還有處理器系統(tǒng) IP:創(chuàng)建處理器 SoC 所需的 IP 塊集合,包括相干集群緩存、I/O MMU 和中斷控制器 IP。Akeana還提供可擴展Mesh和Coherence Hub IP(與AMBA CHI兼容),為數(shù)據(jù)中心和其他用例構建大型相干計算子系統(tǒng)。

AI Matrix 計算引擎卸載了 Matrix Multiply 運算以實現(xiàn) AI 加速。大小可配置,支持各種數(shù)據(jù)類型,并且可以像核心一樣連接到連貫的集群緩存塊,以實現(xiàn)最佳數(shù)據(jù)共享。

“我們有低端核心,但高端核心是優(yōu)勢所在,差異化很重要,”Akeana銷售與開發(fā)副總裁Bruno Putman表示:“目前,真正高端核心(相當于Arm Neoverse V2)的RISC-V CPU市場還不存在,但如果可以與Arm Neoverse N1和N2競爭也更有趣。”

重點是具有 CHI 和網(wǎng)狀互連的內核集群,用于片上系統(tǒng) (SoC) 設計,以提供性能,而不是小芯片?!艾F(xiàn)在我們正在做 IP,所以如果客戶來找我們并想要小芯片,我們會考慮這一點,但這并沒有出現(xiàn),但我們確實已經(jīng)為小芯片協(xié)議集成了 UCIe協(xié)議,”Sugumar 說。

目前,該公司為使用 Akeana 版本的 Qemu 模擬器的客戶提供三種 IP 選擇。還有Cadence Palladium 仿真器,可以在 FPGA 上測試相關內核。

Sugumar說:“我們預計今年晚些時候或明年將進行流片,用于可穿戴設備的小型Android集群,需要性能核心和多核網(wǎng)絡集群的網(wǎng)絡應用,以及AI,其中具有矢量擴展的按順序核心充當AI引擎?!贝送?,該公司還開始開發(fā)可以通過汽車認證的IP。


Magazine.Subscription.jpg

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。