中文引用格式: 李書勇,林靖杰. 一種SSD主控芯片數據加解密模塊的設計與驗證[J]. 電子技術應用,2024,50(4):33-37.
英文引用格式: Li Shuyong,Lin Jingjie. Design and verification of an SSD controller chip data encryption and decryption module[J]. Application of Electronic Technique,2024,50(4):33-37.
引言
SSD作為存儲海量數據的主要載體,保存涉密信息變得越來越普遍,其安全性與可靠性勢必會影響到社會各領域的方方面面[1]。為了防止數據被非法訪問,設計有加密和安全認證功能的SSD是市場發(fā)展的必然趨勢。
SSD的三大技術核心包括主控芯片、閃存和固件,可以通過編寫硬件描述語言在主控芯片中集成芯片安全模塊。相比于軟件加解密,不會產生額外的系統性能消耗,還會極大地提高加解密速度,甚至可以提供多重數據安全保護機制[1]。但是通過硬件設計的加解密功能,實現起來更加復雜、難度大,成本的消耗也很難以估量,且通用性很差。芯片集成的功能越來越多,不同模塊之間的數據交互錯綜復雜。這就造成了芯片首次流片的成功率很低。因此,在芯片設計中,對整個開發(fā)團隊提出了更高的要求。
對于大數據量的加解密處理,對稱加解密國密算法SM4憑借更快的運行速度和較少的資源消耗被廣泛應用。當前,市場上知名的SSD主控芯片設計廠商,比如英韌科技、紫光得瑞、華瀾微、得一微電子、憶芯科技、合肥大唐存儲、大普微等公司,其多款主控芯片采用了包括國密標準SM4算法在內的數據加密和保護機制[2-8]。但是有極少的芯片可以通過國密認證。芯片自身物理、邏輯容易受到外部環(huán)境的影響,對芯片中算法的正常運行產生影響,使敏感數據遭受破壞。
因此本文介紹了一種滿足《安全芯片密碼檢測準則》二級要求的SM4加解密方案,提高密碼算法保護強度,增強芯片對抗攻擊的能力。為了發(fā)現硬件設計的缺陷,介紹了如何使用UVM搭建驗證平臺,配合電子設計自動化(Electronic Design Automation, EDA)仿真工具,使硬件設計滿足設計規(guī)范,邏輯功能正確,達到了流片標準。
本文詳細內容請下載:
http://ihrv.cn/resource/share/2000005945
作者信息:
李書勇1,2,林靖杰2
(1.青島理工大學 信息與控制工程學院,山東 青島 266520;2.成都芯盛集成電路有限公司,四川 成都 610041)