《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 一種SSD主控芯片數(shù)據(jù)加解密模塊的設(shè)計與驗證
一種SSD主控芯片數(shù)據(jù)加解密模塊的設(shè)計與驗證
電子技術(shù)應(yīng)用
李書勇1，2，林靖杰2
1.青島理工大學(xué) 信息與控制工程學(xué)院；2.成都芯盛集成電路有限公司
摘要： 為了增強固態(tài)硬盤（Solid State Disk， SSD）的數(shù)據(jù)安全，介紹了SSD主控芯片中一種滿足《安全芯片密碼檢測準(zhǔn)則》二級要求設(shè)計的數(shù)據(jù)SM4加解密模塊。另外，為了驗證模塊設(shè)計的正確性，介紹了基于通用驗證方法學(xué)（Universal Verification Methodology， UVM）設(shè)計的自動化驗證平臺，以設(shè)計功能點和代碼覆蓋率為衡量指標(biāo)，數(shù)據(jù)加解密模塊被該驗證平臺較充分地驗證，最終達到片上系統(tǒng)（System on Chip， SoC）的流片交付標(biāo)準(zhǔn)。
中圖分類號：TP33 文獻標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.234450
中文引用格式： 李書勇，林靖杰. 一種SSD主控芯片數(shù)據(jù)加解密模塊的設(shè)計與驗證[J]. 電子技術(shù)應(yīng)用，2024，50(4)：33-37.
英文引用格式： Li Shuyong，Lin Jingjie. Design and verification of an SSD controller chip data encryption and decryption module[J]. Application of Electronic Technique，2024，50(4)：33-37.
Design and verification of an SSD controller chip data encryption and decryption module
Li Shuyong1，2，Lin Jingjie2
1.School of Information and Control Engineering， Qingdao University of Technology； 2.Chengdu Xinsheng Integrated Circuit Co.， Ltd.
Abstract： To enhance the data security of solid-state drive (SSD), an SM4 data encryption and decryption module designed to meet the secondary standard of the "Cryptography test criteria for security IC" in the SSD controller chip was introduced in this article. In addition, in order to verify the correctness of module design, an automated verification platform based on Universal Verification Methodology (UVM)design was introduced in this article. Taking design function points and code coverage as measurement indicators, the data encryption and decryption module was fully verified by the verification platform, and finally reached the tapeout delivery standard of System on Chip (SoC).
Key words : SSD；controller chip；UVM；encryption and decryption；SM4

引言

SSD作為存儲海量數(shù)據(jù)的主要載體，保存涉密信息變得越來越普遍，其安全性與可靠性勢必會影響到社會各領(lǐng)域的方方面面[1]。為了防止數(shù)據(jù)被非法訪問，設(shè)計有加密和安全認(rèn)證功能的SSD是市場發(fā)展的必然趨勢。

SSD的三大技術(shù)核心包括主控芯片、閃存和固件，可以通過編寫硬件描述語言在主控芯片中集成芯片安全模塊。相比于軟件加解密，不會產(chǎn)生額外的系統(tǒng)性能消耗，還會極大地提高加解密速度，甚至可以提供多重數(shù)據(jù)安全保護機制[1]。但是通過硬件設(shè)計的加解密功能，實現(xiàn)起來更加復(fù)雜、難度大，成本的消耗也很難以估量，且通用性很差。芯片集成的功能越來越多，不同模塊之間的數(shù)據(jù)交互錯綜復(fù)雜。這就造成了芯片首次流片的成功率很低。因此，在芯片設(shè)計中，對整個開發(fā)團隊提出了更高的要求。

對于大數(shù)據(jù)量的加解密處理，對稱加解密國密算法SM4憑借更快的運行速度和較少的資源消耗被廣泛應(yīng)用。當(dāng)前，市場上知名的SSD主控芯片設(shè)計廠商，比如英韌科技、紫光得瑞、華瀾微、得一微電子、憶芯科技、合肥大唐存儲、大普微等公司，其多款主控芯片采用了包括國密標(biāo)準(zhǔn)SM4算法在內(nèi)的數(shù)據(jù)加密和保護機制[2-8]。但是有極少的芯片可以通過國密認(rèn)證。芯片自身物理、邏輯容易受到外部環(huán)境的影響，對芯片中算法的正常運行產(chǎn)生影響，使敏感數(shù)據(jù)遭受破壞。

因此本文介紹了一種滿足《安全芯片密碼檢測準(zhǔn)則》二級要求的SM4加解密方案，提高密碼算法保護強度，增強芯片對抗攻擊的能力。為了發(fā)現(xiàn)硬件設(shè)計的缺陷，介紹了如何使用UVM搭建驗證平臺，配合電子設(shè)計自動化(Electronic Design Automation, EDA)仿真工具，使硬件設(shè)計滿足設(shè)計規(guī)范，邏輯功能正確，達到了流片標(biāo)準(zhǔn)。


本文詳細內(nèi)容請下載：

http://ihrv.cn/resource/share/2000005945


作者信息：

李書勇1，2，林靖杰2

（1.青島理工大學(xué) 信息與控制工程學(xué)院，山東 青島 266520；2.成都芯盛集成電路有限公司，四川 成都 610041）


Magazine.Subscription.jpg


此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。