《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 其他 > 業(yè)界動(dòng)態(tài) > 芯片的幾個(gè)重要測試-CP、FT、WAT

芯片的幾個(gè)重要測試-CP、FT、WAT

2023-12-15
來源:信號完整性
關(guān)鍵詞: 芯片 芯片測試 封裝

半導(dǎo)體生產(chǎn)流程由晶圓制造,晶圓測試,芯片封裝和封裝后測試組成。而測試環(huán)節(jié)主要集中在CP(chip probing)、FT(Final Test)和WAT(Wafer Acceptance Test)三個(gè)環(huán)節(jié)。

微信圖片_20231215222146.png


CP測試,英文全稱Circuit Probing、Chip Probing,也稱為晶圓測試,測試對象是針對整片wafer中的每一個(gè)Die,目的是確保整片wafer中的每一個(gè)Die都能基本滿足器件的特征或者設(shè)計(jì)規(guī)格書,通常包括電壓、電流、時(shí)序和功能的驗(yàn)證,如vt(閾值電壓),Rdson(導(dǎo)通電阻),BVdss(源漏擊穿電壓),Igss(柵源漏電流),Idss(漏源漏電流)等,可以用來檢測fab廠制造的工藝水平??梢愿苯拥闹繵afer的良率。

CP的難點(diǎn)是如何在最短的時(shí)間內(nèi)挑出壞的die,修補(bǔ)die。

常用到的設(shè)備有測試機(jī)(Tester) 、探針臺(tái)(Prober) 以及測試機(jī)與探針卡之間的接口(Mechanical lnterface)。一般測試機(jī)臺(tái)的電壓和功率不會(huì)很高。

微信圖片_20231215222152.png

FT測試,英文全稱Final Test,是芯片出廠前的最后一道攔截。測試對象是針對封裝好的chip,CP測試之后會(huì)進(jìn)行封裝,封裝之后進(jìn)行FT測試,也叫“終測”??梢杂脕頇z測封裝廠的工藝水平。FT是把壞的chip挑出來;檢驗(yàn)封裝的良率。測試完這道工序就直接賣去做應(yīng)用了。

FT測試一般分為兩個(gè)步驟:1)自動(dòng)測試設(shè)備 (ATE) 2) 系統(tǒng)級別測試SLT) --2是必須項(xiàng),1一般小公司可能用不起,ATE試一般只需要幾秒鐘;SLT一般需要幾個(gè)小時(shí),邏輯比較簡單。

FT的難點(diǎn)是如何在最短的時(shí)間內(nèi)保證出廠的Unit能夠完成全部的功能。FT需要tester (ATE) + handler + socket。

CP對整片Wafer的每個(gè)Die來測試,而FT則對封裝好的Chip來測試。CP Pass 才會(huì)去封裝。然后FT,確保封裝后也Pass。

WAT是Wafer Acceptance Test,對專門的測試圖形(test key)的測試,通過電參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定;WAT(Wafer Acceptance Test)測試,也叫PCM(Process Control Monitoring),對Wafer 劃片槽(Scribe Line)測試鍵(Test Key)的測試,通過電性參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定。

微信圖片_20231215222300.png


WAT測試有問題,超過SPEC,一般對應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift,例如Litho OVL異常,ETCH CD 偏小,PVD TK偏大等等。WAT有嚴(yán)重問題的Wafer會(huì)直接報(bào)廢。

對于測試項(xiàng)來說,有些測試項(xiàng)在CP時(shí)會(huì)進(jìn)行測試,在FT時(shí)就不用再次進(jìn)行測試了,節(jié)省了FT測試時(shí)間;但是有些測試項(xiàng)必須在FT時(shí)才進(jìn)行測試(不同的設(shè)計(jì)公司會(huì)有不同的要求)。

一般來說,CP測試的項(xiàng)目比較多,比較全;FT測的項(xiàng)目比較少,但都是關(guān)鍵項(xiàng)目,條件嚴(yán)格。但也有很多公司只做FT不做CP(如果FT和封裝yield高的話,CP就失去意義了)。

在測試方面,CP比較難的是探針卡的制作,并行測試的干擾問題。FT相對來說簡單一點(diǎn)。還有一點(diǎn),memory的CP測試會(huì)更難,因?yàn)橐鰎edundancy analysis,寫程序很麻煩。

微信圖片_20231215222309.png

WAT測試有問題,超過SPEC,一般對應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift,例如Litho OVL異常,ETCH CD 偏小,PVD TK偏大等等。WAT有嚴(yán)重問題的Wafer會(huì)直接報(bào)廢。

對于測試項(xiàng)來說,有些測試項(xiàng)在CP時(shí)會(huì)進(jìn)行測試,在FT時(shí)就不用再次進(jìn)行測試了,節(jié)省了FT測試時(shí)間;但是有些測試項(xiàng)必須在FT時(shí)才進(jìn)行測試(不同的設(shè)計(jì)公司會(huì)有不同的要求)。

一般來說,CP測試的項(xiàng)目比較多,比較全;FT測的項(xiàng)目比較少,但都是關(guān)鍵項(xiàng)目,條件嚴(yán)格。但也有很多公司只做FT不做CP(如果FT和封裝yield高的話,CP就失去意義了)。

在測試方面,CP比較難的是探針卡的制作,并行測試的干擾問題。FT相對來說簡單一點(diǎn)。還有一點(diǎn),memory的CP測試會(huì)更難,因?yàn)橐鰎edundancy analysis,寫程序很麻煩。

關(guān)于3溫測試:這是一種特殊的測試方法,它要求在三個(gè)不同的溫度下對產(chǎn)品進(jìn)行測試,通常是常溫(25℃左右)、高溫(如60℃或70℃)和低溫(如-20℃或-40℃)。這種測試的目的是為了檢查產(chǎn)品在不同溫度下的性能和可靠性,以確保產(chǎn)品能在不同環(huán)境下正常工作。

電子技術(shù)應(yīng)用微店二維碼.jpg






本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。