簡(jiǎn)介

　　隨著設(shè)計(jì)需求越來越具有挑戰(zhàn)性，尤其是在數(shù)據(jù)中心和AI等低電壓、大電流應(yīng)用領(lǐng)域，電壓調(diào)節(jié)器（VRS）的性能改進(jìn)非常重要。一種可能的性能改進(jìn)是使用耦合電感[1-4]，但最近業(yè)界提出了一種類似的方法，那就是跨電感電壓調(diào)節(jié)器（TLVR） [5-7]。  TLVR的原理圖來自耦合電感模型，但物理行為不同。事實(shí)上，耦合電感的簡(jiǎn)單模型通常是可以輕松用于仿真以實(shí)現(xiàn)正確波形的東西，但它與實(shí)際物理行為并不對(duì)應(yīng)。另一方面，TLVR幾乎是由原理圖所示的元件構(gòu)建，因此在這種情況下，仿真模型更接近實(shí)際系統(tǒng)的物理行為。

　　TLVR是一個(gè)相對(duì)較新的開發(fā)，具體細(xì)節(jié)和特性仍在研究當(dāng)中。本文重點(diǎn)討論TLVR的瞬態(tài)行為，它會(huì)影響TLVR設(shè)計(jì)本身的隔離要求，以及整個(gè)母板的隔離和安全考量。

　　TLVR和瞬態(tài)

　　多相降壓調(diào)節(jié)器使用來自[5]的TLVR原理圖，如圖1所示。雖然主電感繞組仍然連接在相位和Vo的開關(guān)節(jié)點(diǎn)之間，但添加的輔助繞組彼此串聯(lián)電連接，并連接到調(diào)諧電感L_C。若移除L_C，電路就又回到降壓轉(zhuǎn)換器中只有分立（未耦合）電感的情況。若L_C輸出短路，則各相之間的關(guān)聯(lián)度最強(qiáng)，瞬變性能也最快，但這也會(huì)影響電流波形和電流紋波的一般幅度。實(shí)際上，L_C通常是這兩種極端情況的折衷選擇。

　　圖1：TLVR原理圖（來自[5]）

　　與任何多相降壓轉(zhuǎn)換器一樣，當(dāng)快速瞬變負(fù)載階躍到達(dá)時(shí)，輸出電壓的變化導(dǎo)致反饋?zhàn)鞒龇磻?yīng)，相應(yīng)地調(diào)整電壓和電流。對(duì)于TLVR，一個(gè)潛在問題是所有輔助繞組都是串聯(lián)連接，與主繞組的變壓器匝數(shù)比通常是1:1。TLVR主繞組上有以開關(guān)頻率施加的方波，理想情況下不同相位之間存在時(shí)間上的相移。但在瞬變期間，這些相位通常會(huì)對(duì)齊以提高性能。

　　考慮一個(gè)12V轉(zhuǎn)1.8V應(yīng)用中的激進(jìn)地負(fù)載瞬態(tài)，所有相位中的所有高端FET都導(dǎo)通以使電感電流盡可能快速地上升，因此（V_IN - V_O） = 10.2V電壓同時(shí)應(yīng)用于所有主繞組，如圖2所示。實(shí)際波形將取決于電路參數(shù)，但在最壞情況下，1:1變壓器會(huì)在其副邊生成10.2V電壓，因此副邊的電壓脈沖將是（V_IN - V_o） × N_PH。這顯然是一個(gè)安全擔(dān)憂。圖2對(duì)于150nH值的TLVR給出了實(shí)際值，主繞組和輔助繞組之間的小型漏電感測(cè)量值為5nH。圖中還顯示了L_C值為160nH。此Ls值在N_PH~6的典型范圍內(nèi)，但可以調(diào)整，特別是針對(duì)不同數(shù)量的關(guān)聯(lián)相位。

　　圖2：TLVR = 150nH的等效原理圖，最壞情況下的加載瞬態(tài)

　　圖3顯示了N_PH = 20的仿真，所有VX開關(guān)節(jié)點(diǎn)具有10.2V的100ns脈沖：圖3a中L_C = 160nH，圖3b中L_C = 開路。圖中繪制了所有副邊TLVR電壓曲線，以顯示繞組的串聯(lián)連接如何逐步提升電壓。當(dāng)L_C = 160nH且加載20個(gè)關(guān)聯(lián)相位的副邊繞組時(shí)，電路板上的電壓達(dá)到約123V。但在LC斷開連接的情況下，電壓步進(jìn)可以高達(dá)197V，因?yàn)楦边厽o負(fù)載?？傠妷焊咏顗那闆r（V_IN - V_o） × N_PH。

　　然而，圖3中的結(jié)果仍然過于樂觀。實(shí)際上，圖3中的簡(jiǎn)化仿真至少需要加上GND層與連接副邊TLVR繞組的相當(dāng)寬走線之間的寄生電容。這些寄生電容的實(shí)際估計(jì)值在5pF左右。如圖4所示給每個(gè)TLVR副邊節(jié)點(diǎn)加上5pF電容，得到圖5所示的仿真。添加的寄生電容在高Q值電路中引起大量振蕩，因?yàn)槌鲇谛屎退矐B(tài)考慮，電阻保持最小值。相同的N_PH = 20情況顯示：當(dāng)存在L_C = 160nH時(shí)，電壓峰值為239V；如果L_C從電路板斷開，峰值電壓為390V。

　　請(qǐng)注意，布局寄生電容的值并不重要--它只影響振蕩的頻率和包絡(luò)，但不影響幅度。

　　圖3：TLVR最壞情況瞬態(tài)仿真：a） L_C = 160nH，b） L_C開路，N_PH = 20

　　圖4：布局電容被添加到TLVR等效瞬態(tài)原理圖中

　　圖5：TLVR最壞情況瞬態(tài)仿真，每個(gè)副邊節(jié)點(diǎn)添加5pF電容：a） LC = 160nH，b） LC開路，NPH = 20

　　至少有兩種方法可減輕這種高壓?jiǎn)栴}。一種是確保各相位在瞬態(tài)期間不對(duì)齊，或者對(duì)齊相位不超過2到3個(gè)?？刂破髟O(shè)計(jì)可以考慮這種方法，但很顯然，它會(huì)限制瞬態(tài)響應(yīng)可達(dá)到的速度。另一種方法是限制TLVR關(guān)聯(lián)相位的數(shù)量。但是，鑒于NPH需要足夠高以便約束電流紋波，同時(shí)NPH也需要足夠低以便限制最壞情況下的副邊電壓，因此這種方法的實(shí)際限值是多少？

　　關(guān)聯(lián)Nph的考慮事項(xiàng)

　　TLVR中電流紋波的一個(gè)推導(dǎo)式如[7]所示。它對(duì)任何占空比值都有效，但由于等效電路為該推導(dǎo)式進(jìn)行了簡(jiǎn)化（各TLVR中沒有專用漏電感LK作為一個(gè)單獨(dú)元件），它對(duì)于L_C = 開路是準(zhǔn)確的，但隨后便開始累積誤差，當(dāng)L_C = 短路時(shí)誤差達(dá)到無窮大。它還假設(shè)TLVR漏電感L_K《LM。盡管如此，當(dāng)L_C不是太小且L_K不是太大時(shí)，它仍能提供一個(gè)非常合理的估計(jì)值。  圖6比較了[4]中耦合電感的歸一化電流紋波和[7]中作為V_o函數(shù)的TLVR的電流紋波（V_IN = 12V）。換句話說，從分立電感L（紅色曲線）開始，不同數(shù)量的N_ph：a） 作為單個(gè)耦合電感發(fā)生磁耦合，或 b） 作為TLVR以電氣方式關(guān)聯(lián)。具體條件設(shè)置如下：  TLVR = 150nH，漏電感為5nH，L_C = 120nH，假設(shè)耦合電感的耦合比L_M/L_K = 5。根據(jù)N_PH，在相同L值下，磁耦合電感顯著降低了來自分立電感的電流紋波。電流紋波曲線在D = V_o/V_IN = k/N_PH處有陷波或局部最小值。將L_M增加到無窮大會(huì)使這些地方的電流紋波等于零。另一方面，TLVR電流紋波總是比相同L值下分立電感的電流紋波大。TLVR電流紋波在D = K/N_PH區(qū)域也有陷波，這些地方的電流紋波接近分立電感L的電流紋波。通過增加關(guān)聯(lián)相位的數(shù)量，NPH顯然對(duì)降低TLVR電流紋波有利（圖6b）。

　　圖6：不同NPH的計(jì)算歸一化電流紋波與Vo的關(guān)系（V_IN = 12V）：a） 耦合電感（L_M/L_K = 5），b） TLVR = 150nH （L_C = 120nH）

　　圖7顯示了TLVR = 150nH和不同L_C值下作為關(guān)聯(lián)TLVR相位的函數(shù)的電流紋波。L_C值越低，引入的誤差越大，但趨勢(shì)非常清晰；降低NPH或降低LC會(huì)導(dǎo)致電流波紋增加。請(qǐng)注意，TLVR始終具有比基線分立電感（L_C = 開路）更大的紋波。假設(shè)L_C值足夠大，可以得出結(jié)論，為使電流紋波影響受控，關(guān)聯(lián)相位的最小數(shù)量應(yīng)在N_PH_min~1/D左右，參見公式（1）。換句話說，N_PH至少應(yīng)提高到電流紋波曲線的第一陷波；在這里，不同相位的占空比接近重疊。

　　圖7：不同L_C下TLVR = 150nH的計(jì)算電流紋波與關(guān)聯(lián)N_PH的關(guān)系（V_IN = 12V，V_o = 1.8V，f_S = 400kHz）

　　另一個(gè)結(jié)論是，V_o越低，則所需的最低關(guān)聯(lián)相位數(shù)量越多，因?yàn)镹_PH_min = V_IN/V_o。對(duì)于V_IN = 12V且V_o = 1.8V，TLVR解決方案大約需要N_PH_min~6，而對(duì)于V_o = 0.8V，大約需要N_PH_min~15，參見圖8。當(dāng)然，如果對(duì)電流紋波有額外的影響，并且可以容忍效率的降低，那么更少數(shù)量的N_PH也是可以接受的。請(qǐng)注意，為了一致性，圖8是針對(duì)相同的TLVR = 150nH和相同的L_C值繪制的，與V_o = 1.8V情況相同。這導(dǎo)致電流波紋較小。但是，降低的V_o會(huì)使瞬態(tài)性能更差，因此TLVR解決方案很有可能會(huì)調(diào)整以改善瞬態(tài)，導(dǎo)致電流波紋增加。

　　假設(shè)在12V轉(zhuǎn)1.8V應(yīng)用中，關(guān)聯(lián)N_PH = 6為目標(biāo)的話可使TLVR電流紋波保持較低水平。圖9顯示了原邊上所有相位都有100ns脈沖時(shí)的最壞情況下的副邊TLVR電壓（V_IN - V_o）。  當(dāng)存在L_C = 120nH時(shí)，副邊電壓可以達(dá)到77V。如果L_C從PCB斷開，則無負(fù)載的副邊電壓可以振蕩幅度達(dá)到113V。

　　圖8：不同L_C下TLVR = 150nH的計(jì)算電流紋波與關(guān)聯(lián)N_PH的關(guān)系。  V_IN = 12V，V_o = 0.8V，f_s = 400kHz

　　對(duì)最壞情況副邊TLVR電壓的粗略估計(jì)如式（2）所示，其中2x乘數(shù)來自振蕩而不是脈沖波形。

　　TLVR內(nèi)部泄漏使此電壓峰值略微降低，但在設(shè)計(jì)保證下該泄漏一般較小。相應(yīng)地，對(duì)于N_PH = 20，估算VPEAK為408V；對(duì)于N_PH = 6，估算電壓峰值為122V，而仿真結(jié)果分別為377V（圖5b）和113V（圖8b）。

　　圖9：TLVR最壞情況瞬態(tài)仿真，每個(gè)副邊節(jié)點(diǎn)添加5pF電容：a） L_C = 120nH，b） L_C 開路，N_PH = 6

　　為使最壞情況下副邊電壓低于期望的最小VPEAK，估算的N_PH_max大致如式（3）所示。假設(shè)PCB的額定最大值限制為60V，則對(duì)于12V轉(zhuǎn)1.8V應(yīng)用，N_PH_max < 2.9；對(duì)于12V轉(zhuǎn)0.8V應(yīng)用，N_PH_max < 2.6。這會(huì)給約束電流紋波帶來問題，因?yàn)閷?duì)于V_o = 1.8V，N_PH_min = 6；對(duì)于V_o = 0.8V，N_PH_min = 15。如果安全額定值需要足夠低的電壓限值，那么在實(shí)際應(yīng)用中，似乎會(huì)發(fā)生額外電流紋波增加的現(xiàn)象，因此預(yù)期會(huì)有更明顯的效率影響。

　　圖10顯示了N_PH_min（效率）和N_PH_max（安全）與Vo的關(guān)系，假設(shè)安全額定值為VPEAK = 60V且V_IN = 12V。N_PH_min和N_PH_max之間的可能解決辦法僅存在于V_o = 3.5V以上，而在較低電壓時(shí)，由于安全問題，N_PH_MAX會(huì)覆蓋它，導(dǎo)致電流紋波較高且和相關(guān)效率受影響。

　　圖10：N_PH_min（效率）和N_PH_max（安全）與V_o的關(guān)系，假設(shè)V_IN = 12V，安全額定值VPEAK = 60V

　　當(dāng)然，如果降低N_PH，這也會(huì)導(dǎo)致外加調(diào)諧電感L_C的總數(shù)增加，因?yàn)槊總€(gè)關(guān)聯(lián)繞組都需要一個(gè)。

　　結(jié)論

　　TLVR方法是對(duì)分立電感方案的改進(jìn)，但它主要改善瞬態(tài)，同時(shí)會(huì)產(chǎn)生電流紋波，因此使效率變差。為使電流紋波影響受控，建議關(guān)聯(lián)N_PH_min > VIN/Vo。從安全角度來看，如果期望PCB上的最壞情況電壓為VPEAK限值，那么關(guān)聯(lián)的相位數(shù)需要不超過N_PH_max < VPEAK/（（VIN - Vo） × 2）。安全標(biāo)準(zhǔn)一般會(huì)超越電流紋波考慮，因此預(yù)期TLVR方法的電流紋波和效率會(huì)受影響。

　　解決高壓?jiǎn)栴}的另一種可能性是確?？刂破鲗?duì)齊的相位數(shù)永遠(yuǎn)不超過根據(jù)上述N_PH_max確定的最大數(shù)量（60V限值最多為2到3個(gè)相位，等等）。這種方法的挑戰(zhàn)在于，它會(huì)限制系統(tǒng)瞬態(tài)性能可以達(dá)到的響應(yīng)速度。還應(yīng)考慮穩(wěn)態(tài)操作時(shí)過多相位重疊。

　　參考資料

　　[1]Pit-Leong Wong, Peng Xu, P. Yang, and F.C.Lee, “Performance improvements of interleaving VRMs with coupling inductors,” IEEE Transactions on Power Electronics, vol. 16, no. 4, pp. 499-507, 2001

　　[2]Jieli Li, “Coupled Inductor Design in DC-DC Converters,” MS Thesis 2001, Dartmouth College.

　　[3]A. M. Schultz and C. R. Sullivan, “Voltage converter with coupled inductive windings, and associated methods,” U.S. Patent 6,362,986, March 26, 2002.

　　[4]A. Ikriannikov, “The benefits of the coupled inductor technology,” eeNews Power Management, December 2014, https://www.eenewspower.com/content/benefits-coupled-inductor-technology.

　　[5]Shuai Jiang, Xin Li, Mobashar Yazdani, Chee Chung, “Driving 48V Technology Innovations Forward - Hybrid Converters and Trans-Inductor Voltage Regulator （TLVR），” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

　　[6]Jinghai Zhou, “Scalable 2-Stage 48V to PoL Power Delivery for Data Centers,” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

　　[7]Infineon Technologies, “Multiphase buck converter with TLVR output filter,” eeNews Europe, February 17, 2021, https://www.eenewseurope.com/Learning-center/multiphase-buck-converter-tlvr-output-filter

更多精彩內(nèi)容歡迎點(diǎn)擊==>>電子技術(shù)應(yīng)用-AET<<