據(jù)臺灣“中時新聞網(wǎng)”1月8日報道，用先進的封裝技術連接功能不同的數(shù)個芯片以達到先進制程芯片功能的小芯片(又稱晶粒)技術，被視為中國突破美國芯片科技禁運的快捷方式。長電科技開發(fā)的先進封裝技術已開始為國際客戶進行芯片封裝量產(chǎn)。
移動資訊APP“快科技”報道，面對西方國家對中國進行包括極紫外(EUV)光刻機在內(nèi)的半導體設備禁運，以小芯片等先進封裝技術將成熟制程的芯片組合連結后達到先進制程芯片功能的技術，成為中國突破美方科技禁運的重要路線之一，很快獲得明顯進展。
報道說，長電科技宣布，該公司開發(fā)的XDFOI小芯片高密度多維異構集成系列工藝已按計劃進入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)國際客戶4納米節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500平方毫米的系統(tǒng)級封裝。
據(jù)了解，長電科技將充分發(fā)揮這一工藝的技術優(yōu)勢，在高性能計算、人工智能、5G、汽車電子等領域應用，向下游客戶提供外形更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。
由于眾所周知的原因，中國的芯片產(chǎn)業(yè)被老美連連采取措施卡脖子，這讓國內(nèi)的科技企業(yè)承受著極大的壓力，然而中國的科技企業(yè)并未因此氣餒，反而激發(fā)了潛力，連連取得技術破，日前就有國產(chǎn)芯片企業(yè)表示在4納米小芯片技術上取得了突破。
日前中國最大、全球第三大封測巨頭長電科技宣布研發(fā)成功XDFOI? Chiplet高密度多維異構集成系列工藝，涵蓋了2D、2.5D、3D chiplet技術，并已開始為客戶封裝芯片，代表著中國芯片技術的又一個重大突破。
chiplet技術已成為全球芯片行業(yè)高度重視的技術，這是因為當前的芯片制造工藝逐漸接近極限，進一步提升芯片制造工藝的難度極大，而成本更是指數(shù)級提升，臺積電的3nm工藝就延遲量產(chǎn)，由于成本太高，蘋果就舍棄了臺積電本計劃在2022年量產(chǎn)的3nm工藝，無奈之下臺積電只能對3nm工藝進一步改進至N3E以滿足蘋果對技術的要求。
長電科技研發(fā)成功的4納米chiplet技術代表著當下最先進的水平，它的最大封裝面積達到1500mm?，可以將多種工藝生產(chǎn)的芯片封裝在一起，通過將多種芯片封裝在一起縮短這些芯片間的溝通時間進而大幅提升芯片性能，實現(xiàn)了系統(tǒng)級的封裝，充分滿足客戶的需求。
長電科技的XDFOI? Chiplet為全自研的芯片封裝技術，在技術上完全屬于自主研發(fā)，尤其是在當下如此困難的環(huán)境下，長電科技研發(fā)的4納米封裝技術無疑代表著國產(chǎn)芯片迎難而上的勇氣，以及強大的技術研發(fā)能力。
由于眾所周知的原因，中國的芯片產(chǎn)業(yè)被老美連連采取措施卡脖子，這讓國內(nèi)的科技企業(yè)承受著極大的壓力，然而中國的科技企業(yè)并未因此氣餒，反而激發(fā)了潛力，連連取得技術破，日前就有國產(chǎn)芯片企業(yè)表示在4納米小芯片技術上取得了突破。
日前中國最大、全球第三大封測巨頭長電科技宣布研發(fā)成功XDFOI? Chiplet高密度多維異構集成系列工藝，涵蓋了2D、2.5D、3D chiplet技術，并已開始為客戶封裝芯片，代表著中國芯片技術的又一個重大突破。
chiplet技術已成為全球芯片行業(yè)高度重視的技術，這是因為當前的芯片制造工藝逐漸接近極限，進一步提升芯片制造工藝的難度極大，而成本更是指數(shù)級提升，臺積電的3nm工藝就延遲量產(chǎn)，由于成本太高，蘋果就舍棄了臺積電本計劃在2022年量產(chǎn)的3nm工藝，無奈之下臺積電只能對3nm工藝進一步改進至N3E以滿足蘋果對技術的要求。
長電科技研發(fā)成功的4納米chiplet技術代表著當下最先進的水平，它的最大封裝面積達到1500mm2，可以將多種工藝生產(chǎn)的芯片封裝在一起，通過將多種芯片封裝在一起縮短這些芯片間的溝通時間進而大幅提升芯片性能，實現(xiàn)了系統(tǒng)級的封裝，充分滿足客戶的需求。
長電科技的XDFOI? Chiplet為全自研的芯片封裝技術，在技術上完全屬于自主研發(fā)，尤其是在當下如此困難的環(huán)境下，長電科技研發(fā)的4納米封裝技術無疑代表著國產(chǎn)芯片迎難而上的勇氣，以及強大的技術研發(fā)能力。
4納米芯片是5納米之后、3納米之前最先進的硅節(jié)點技術，也是導入小芯片(Chiplet)封裝的一部分。作為集成電路領域的頂尖科技產(chǎn)品之一，4納米芯片可被應用于智能手機、5G通信、人工智能、自動駕駛，以及包括GPU、CPU、現(xiàn)場可編程門陣列(FPGA)、專用集成電路(ASIC)等產(chǎn)品在內(nèi)的高性能計算(HPC)領域。
在市場的不斷推動下，包括消費電子等領域產(chǎn)品不斷朝向小型化與多功能化發(fā)展，芯片尺寸越來越小、種類越來越多，對先進封測技術的需求也越來越高。諸如4納米等先進工藝制程芯片，需要先進的封裝技術以確保其更好的系統(tǒng)級電學、熱學性能。
同時，封裝技術也在向多維異構發(fā)展。相比于傳統(tǒng)的芯片疊加技術，多維異構封裝通過導入硅中介層、重布線中介層及其多維結合，來實現(xiàn)更高維度芯片封裝。該中介層封裝的另一特點是能夠優(yōu)化組合不同的密度布線和互聯(lián)從而達到性能和成本的有效平衡。
此前，2021年7月，長電科技推出的XDFOI多維先進封裝技術，就是一種面向小芯片的極高密度、多扇出型封裝高密度異構集成解決方案，其利用協(xié)同設計理念實現(xiàn)了芯片成品集成與測試一體化，涵蓋2D、2.5D、3D集成技術，能夠為客戶提供從常規(guī)密度到極高密度，從極小尺寸到極大尺寸的一站式服務。
更多信息可以來這里獲取==>>電子技術應用-AET<<
