據(jù)臺(tái)灣“中時(shí)新聞網(wǎng)”1月8日?qǐng)?bào)道，用先進(jìn)的封裝技術(shù)連接功能不同的數(shù)個(gè)芯片以達(dá)到先進(jìn)制程芯片功能的小芯片(又稱(chēng)晶粒)技術(shù)，被視為中國(guó)突破美國(guó)芯片科技禁運(yùn)的快捷方式。長(zhǎng)電科技開(kāi)發(fā)的先進(jìn)封裝技術(shù)已開(kāi)始為國(guó)際客戶(hù)進(jìn)行芯片封裝量產(chǎn)。
移動(dòng)資訊APP“快科技”報(bào)道，面對(duì)西方國(guó)家對(duì)中國(guó)進(jìn)行包括極紫外(EUV)光刻機(jī)在內(nèi)的半導(dǎo)體設(shè)備禁運(yùn)，以小芯片等先進(jìn)封裝技術(shù)將成熟制程的芯片組合連結(jié)后達(dá)到先進(jìn)制程芯片功能的技術(shù)，成為中國(guó)突破美方科技禁運(yùn)的重要路線之一，很快獲得明顯進(jìn)展。
報(bào)道說(shuō)，長(zhǎng)電科技宣布，該公司開(kāi)發(fā)的XDFOI小芯片高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國(guó)際客戶(hù)4納米節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500平方毫米的系統(tǒng)級(jí)封裝。
據(jù)了解，長(zhǎng)電科技將充分發(fā)揮這一工藝的技術(shù)優(yōu)勢(shì)，在高性能計(jì)算、人工智能、5G、汽車(chē)電子等領(lǐng)域應(yīng)用，向下游客戶(hù)提供外形更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。
由于眾所周知的原因，中國(guó)的芯片產(chǎn)業(yè)被老美連連采取措施卡脖子，這讓國(guó)內(nèi)的科技企業(yè)承受著極大的壓力，然而中國(guó)的科技企業(yè)并未因此氣餒，反而激發(fā)了潛力，連連取得技術(shù)破，日前就有國(guó)產(chǎn)芯片企業(yè)表示在4納米小芯片技術(shù)上取得了突破。
日前中國(guó)最大、全球第三大封測(cè)巨頭長(zhǎng)電科技宣布研發(fā)成功XDFOI? Chiplet高密度多維異構(gòu)集成系列工藝，涵蓋了2D、2.5D、3D chiplet技術(shù)，并已開(kāi)始為客戶(hù)封裝芯片，代表著中國(guó)芯片技術(shù)的又一個(gè)重大突破。
chiplet技術(shù)已成為全球芯片行業(yè)高度重視的技術(shù)，這是因?yàn)楫?dāng)前的芯片制造工藝逐漸接近極限，進(jìn)一步提升芯片制造工藝的難度極大，而成本更是指數(shù)級(jí)提升，臺(tái)積電的3nm工藝就延遲量產(chǎn)，由于成本太高，蘋(píng)果就舍棄了臺(tái)積電本計(jì)劃在2022年量產(chǎn)的3nm工藝，無(wú)奈之下臺(tái)積電只能對(duì)3nm工藝進(jìn)一步改進(jìn)至N3E以滿(mǎn)足蘋(píng)果對(duì)技術(shù)的要求。
長(zhǎng)電科技研發(fā)成功的4納米chiplet技術(shù)代表著當(dāng)下最先進(jìn)的水平，它的最大封裝面積達(dá)到1500mm?，可以將多種工藝生產(chǎn)的芯片封裝在一起，通過(guò)將多種芯片封裝在一起縮短這些芯片間的溝通時(shí)間進(jìn)而大幅提升芯片性能，實(shí)現(xiàn)了系統(tǒng)級(jí)的封裝，充分滿(mǎn)足客戶(hù)的需求。
長(zhǎng)電科技的XDFOI? Chiplet為全自研的芯片封裝技術(shù)，在技術(shù)上完全屬于自主研發(fā)，尤其是在當(dāng)下如此困難的環(huán)境下，長(zhǎng)電科技研發(fā)的4納米封裝技術(shù)無(wú)疑代表著國(guó)產(chǎn)芯片迎難而上的勇氣，以及強(qiáng)大的技術(shù)研發(fā)能力。
由于眾所周知的原因，中國(guó)的芯片產(chǎn)業(yè)被老美連連采取措施卡脖子，這讓國(guó)內(nèi)的科技企業(yè)承受著極大的壓力，然而中國(guó)的科技企業(yè)并未因此氣餒，反而激發(fā)了潛力，連連取得技術(shù)破，日前就有國(guó)產(chǎn)芯片企業(yè)表示在4納米小芯片技術(shù)上取得了突破。
日前中國(guó)最大、全球第三大封測(cè)巨頭長(zhǎng)電科技宣布研發(fā)成功XDFOI? Chiplet高密度多維異構(gòu)集成系列工藝，涵蓋了2D、2.5D、3D chiplet技術(shù)，并已開(kāi)始為客戶(hù)封裝芯片，代表著中國(guó)芯片技術(shù)的又一個(gè)重大突破。
chiplet技術(shù)已成為全球芯片行業(yè)高度重視的技術(shù)，這是因?yàn)楫?dāng)前的芯片制造工藝逐漸接近極限，進(jìn)一步提升芯片制造工藝的難度極大，而成本更是指數(shù)級(jí)提升，臺(tái)積電的3nm工藝就延遲量產(chǎn)，由于成本太高，蘋(píng)果就舍棄了臺(tái)積電本計(jì)劃在2022年量產(chǎn)的3nm工藝，無(wú)奈之下臺(tái)積電只能對(duì)3nm工藝進(jìn)一步改進(jìn)至N3E以滿(mǎn)足蘋(píng)果對(duì)技術(shù)的要求。
長(zhǎng)電科技研發(fā)成功的4納米chiplet技術(shù)代表著當(dāng)下最先進(jìn)的水平，它的最大封裝面積達(dá)到1500mm2，可以將多種工藝生產(chǎn)的芯片封裝在一起，通過(guò)將多種芯片封裝在一起縮短這些芯片間的溝通時(shí)間進(jìn)而大幅提升芯片性能，實(shí)現(xiàn)了系統(tǒng)級(jí)的封裝，充分滿(mǎn)足客戶(hù)的需求。
長(zhǎng)電科技的XDFOI? Chiplet為全自研的芯片封裝技術(shù)，在技術(shù)上完全屬于自主研發(fā)，尤其是在當(dāng)下如此困難的環(huán)境下，長(zhǎng)電科技研發(fā)的4納米封裝技術(shù)無(wú)疑代表著國(guó)產(chǎn)芯片迎難而上的勇氣，以及強(qiáng)大的技術(shù)研發(fā)能力。
4納米芯片是5納米之后、3納米之前最先進(jìn)的硅節(jié)點(diǎn)技術(shù)，也是導(dǎo)入小芯片(Chiplet)封裝的一部分。作為集成電路領(lǐng)域的頂尖科技產(chǎn)品之一，4納米芯片可被應(yīng)用于智能手機(jī)、5G通信、人工智能、自動(dòng)駕駛，以及包括GPU、CPU、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、專(zhuān)用集成電路(ASIC)等產(chǎn)品在內(nèi)的高性能計(jì)算(HPC)領(lǐng)域。
在市場(chǎng)的不斷推動(dòng)下，包括消費(fèi)電子等領(lǐng)域產(chǎn)品不斷朝向小型化與多功能化發(fā)展，芯片尺寸越來(lái)越小、種類(lèi)越來(lái)越多，對(duì)先進(jìn)封測(cè)技術(shù)的需求也越來(lái)越高。諸如4納米等先進(jìn)工藝制程芯片，需要先進(jìn)的封裝技術(shù)以確保其更好的系統(tǒng)級(jí)電學(xué)、熱學(xué)性能。
同時(shí)，封裝技術(shù)也在向多維異構(gòu)發(fā)展。相比于傳統(tǒng)的芯片疊加技術(shù)，多維異構(gòu)封裝通過(guò)導(dǎo)入硅中介層、重布線中介層及其多維結(jié)合，來(lái)實(shí)現(xiàn)更高維度芯片封裝。該中介層封裝的另一特點(diǎn)是能夠優(yōu)化組合不同的密度布線和互聯(lián)從而達(dá)到性能和成本的有效平衡。
此前，2021年7月，長(zhǎng)電科技推出的XDFOI多維先進(jìn)封裝技術(shù)，就是一種面向小芯片的極高密度、多扇出型封裝高密度異構(gòu)集成解決方案，其利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測(cè)試一體化，涵蓋2D、2.5D、3D集成技術(shù)，能夠?yàn)榭蛻?hù)提供從常規(guī)密度到極高密度，從極小尺寸到極大尺寸的一站式服務(wù)。
更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<
