據(jù)8月31日消息，多家外媒報道，美國政府要求英偉達和AMD對中國區(qū)客戶斷供用于人工智能和數(shù)據(jù)中心的頂級計算芯片。這也是繼8月9日美國總統(tǒng)拜登簽署《芯片與科學法案》、8月15日美國斷供中國3納米以下EDA軟件后，美國對中國半導體產(chǎn)業(yè)的又一大限制措施。

作為現(xiàn)代高科技產(chǎn)業(yè)的基礎，半導體產(chǎn)業(yè)是支撐我國經(jīng)濟社會發(fā)展和保障國家安全的戰(zhàn)略性、基礎性和先導性產(chǎn)業(yè)。

隨著中美半導體競爭日漸白熱化，從半導體產(chǎn)業(yè)三大領域“設計、制造、封裝”，到如今乃至依賴半導體的相關產(chǎn)業(yè)，凡是薄弱點，都美國受到限制。

缺芯少芯一直是高懸在我們頭頂?shù)倪_摩克里斯之劍。

通過深入了解近期火爆的Chiplet概念，或許可以更深刻的了解國產(chǎn)半導體行業(yè)。

Chiplet扛起后摩爾時代大旗

剛剛過去的八月，Chiplet是半導體產(chǎn)業(yè)熱詞，沒有之一。

多家券商發(fā)布研報，認為Chiplet是國產(chǎn)芯片彎道超車的關鍵，Chiplet概念股異軍突起，相關個股紛紛漲停。

如今Chiplet話題逐漸降溫，現(xiàn)在回頭看看，Chiplet真的是國內(nèi)芯片崛起的關鍵嗎？

Chiplet概念，本質(zhì)上并不是一種技術(shù)，而是芯片設計封裝的一種概念，甚至可以說是相關從業(yè)人員靈光乍現(xiàn)的一個想法。

2015年，Marvell創(chuàng)始人之一周秀文博士在ISSCC2015大會上提出的Mochi（Modular Chip，模塊化芯片）架構(gòu)的概念，他認為Mochi可以成為許多應用的基準架構(gòu)，并不局限于半導體領域。

Mochi概念提出后，隨著尺寸微縮，半導體產(chǎn)業(yè)出現(xiàn)了摩爾定律周期逐步放緩，成本急劇攀升的問題。

以intel 10nm工藝難產(chǎn)為例，根據(jù)intel更新路線，由于技術(shù)不成熟，芯片頻率上不去等原因，2017年推出 14nm＋＋工藝被迫營業(yè)到了2021年，10nm工藝才趨于成熟。

在芯片開發(fā)成本上，有消息稱28nm節(jié)點上開發(fā)只要5130萬美元，16nm節(jié)點需要1億美元，7nm節(jié)點需要2．97億美元，到了5nm節(jié)點，開發(fā)芯片的費用達到5．42億美元，至于先進的3nm節(jié)點，蘋果都決定放棄使用：近日有消息稱由于蘋果不滿意臺積電的3nm的生產(chǎn)成本和性能提升，決定取消臺積電3nm訂單，甚至臺積電內(nèi)部已經(jīng)決定放棄第一代3nm工藝。

在多重壓力的驅(qū)動下，AMD、臺積電、intel等行業(yè)巨頭挖掘了Mochi概念在半導體產(chǎn)業(yè)的可行性，形成了現(xiàn)在的Chiplet。

相比原來所有功能模塊刻蝕在單一晶片上，Chiplet概念像拼接樂高積木一樣將不同作用的芯片用封裝技術(shù)整合在一起，在提升性能的同時實現(xiàn)低成本和高良率。

AMD借助Chiplet概念，當intel還沉浸在“14nm＋＋＋＋”工藝時，幾乎將intel按在地上摩擦。

2017年，AMD為降低成本，盡可能少設計芯片，推出了素有膠水核心之稱的第一代Zen處理器，最終實現(xiàn)一顆芯片可以覆蓋從消費級到服務器級的場景，避免了大核心帶來的良率問題，大幅度降低了成本。

2019年，為了應對7nm大幅增長的成本，在Zen2處理器上AMD的膠水核心上更近一步，將CPU核心與IO核心分離，高性能CPU核心采用7nm工藝制造，對工藝不敏感的IO核心上采用14nm／12nm工藝，曾有分析顯示，相比一個大型的7nm芯片，Zen2處理器成本降低25％以上。

受高端AI芯片斷供影響，連續(xù)三個交易日內(nèi)（2022年8月31日、9月1日、9月2日）收盤價格漲幅偏離值累計達到30％以上的寒武紀－U，就曾公開聲明旗下云端AI芯片370采用了Chiplet概念。

標準化協(xié)議發(fā)布，行業(yè)競爭加劇

2022年3月，為了讓Chiplet更好發(fā)展，Arm、AMD、Meta、intel、谷歌云、微軟、高通、三星、日月光和臺積電等發(fā)起了UCIe產(chǎn)業(yè)聯(lián)盟，推出了UCIe 1．0協(xié)議。

UCIe 1．0是一個開放的小芯片互連協(xié)議，通過建立芯片到芯片（die－to－die）的標準化互連標準并促進開放式Chiplet生態(tài)系統(tǒng)，滿足客戶對可定制封裝要求。

其目標是建立一個全行業(yè)可用的開放平臺，并以此為基礎創(chuàng)建支持異構(gòu)集成的開放式小芯片生態(tài)系統(tǒng)。

圍繞開放平臺協(xié)調(diào)整個半導體行業(yè)，依據(jù)UCIe1．0協(xié)議使基于小芯片的解決方案能夠形成支持異構(gòu)集成的開放小芯片生態(tài)系統(tǒng)，從而保持混合與匹配來自不同工藝節(jié)點、代工廠和供應商的小芯片的靈活性，通過復用現(xiàn)有的小芯片來縮短上市時間。

現(xiàn)如今Chiplet有成熟的技術(shù)支持，有UCIe標準化的協(xié)議規(guī)范，甚至有多個芯片產(chǎn)品驗證，Chiplet概念已然成為半導體產(chǎn)業(yè)最重要的發(fā)展方向。

對于Chiplet來說，最為關鍵還是在于先進封裝技術(shù)，使得每個“Chiplet”高速互聯(lián)在一起，整合成一個系統(tǒng)級芯片。

此次成立UCIe產(chǎn)業(yè)聯(lián)盟的十家行業(yè)巨頭中，僅有日月光一家封測廠，這也意味著Chiplet的互聯(lián)標準主要由前道工序廠商把控，使得作為后道工序的封測廠商顯得較為被動。

UCIe標準協(xié)議的發(fā)布，大大提高了對半導體封裝企業(yè)的工藝要求。

根據(jù)UCIe 1．0協(xié)議，Chiplet模式下可以混合與匹配來自不同工藝節(jié)點、代工廠和供應商的小芯片，通過復用現(xiàn)有的小芯片來縮短上市時間。

這對國內(nèi)封測企業(yè)提出了不小的挑戰(zhàn)。

相比Chiplet封裝，雖然目前應用廣泛的SiP （System in Packaging， 系統(tǒng)級封裝）技術(shù)也是通過不同元件間的整合與封裝，但是Chiplet對于封裝技術(shù)的要求更高，因為每顆芯粒之間需要高密度的互聯(lián)，才能實現(xiàn)類高速的互聯(lián)，達到類似原來單個大芯片中各個功能模塊間的信號傳輸速度。

目前來看，可應用于Chiplet的封裝解決方案主要是2．5D和3D封裝。

目前國際上2．5D封裝技術(shù)發(fā)展已經(jīng)非常成熟，并且已經(jīng)廣泛應用于FPGA、CPU、GPU等芯片當中，近年來，隨著Chiplet架構(gòu)的興起，2．5D封裝也成為了Chipet架構(gòu)產(chǎn)品主要的封裝解決方案。

相比2．5D技術(shù)，全新的3D封裝技術(shù)更適合于Chiplet，3D封裝能夠幫助實現(xiàn)3DIC，即芯粒間的堆疊和高密度互聯(lián)，可以提供更為靈活的設計選擇。但是，3D封裝的技術(shù)難度也更高，目前主要有英特爾和臺積電掌握3D封裝技術(shù)并有商用。

盡管目前國內(nèi)封測企業(yè)已在相關領域占據(jù)一席之地

根據(jù)2021年全球委外封測（OSAT）榜單顯示，2021年委外封測整體營收較2020年增長21．85％，達到2860億元；其中前十強的營收達到2217億，較2020年增長22．39％。根據(jù)總部所在地劃分，前十大委外封測公司中，中國大陸有三家企業(yè)上榜，江蘇長電、通富微電和天水華天，總市占率為20％；中國臺灣有五家，市占率為40．7％，；美國一家，市占率為13．5％；

盡管目前國內(nèi)半導體產(chǎn)業(yè)鏈相關企業(yè)也在積極的布局2．5D／3D封裝技術(shù)，相比國外廠商起步較晚，仍有一定差距。

作為國內(nèi)封測龍頭企業(yè)，今年6月才加入UCI聯(lián)盟的江蘇長電，現(xiàn)有封裝技術(shù)集中在C、WLP、Fanout、Bumping、SiP、TSV、PoP等封裝平臺及工藝，目前在大力推動其2．5D封裝技術(shù)的量產(chǎn)。

近期通富微電透露，可為客戶提供多樣化的Chiplet封裝解決方案，并且已為AMD大規(guī)模量產(chǎn)Chiplet產(chǎn)品。但受限于市占率不高，相比頭部廠商競爭力有限。

而天水華天僅僅聲明已具備了chiplet封裝技術(shù)平臺。

值得注意的是，近期在股市一路高歌猛進的海光信息在招股書中披露，已完成Chiplet、2．5D等先進封裝的設計與實現(xiàn)，相關技術(shù)已應用在海光處理器產(chǎn)品中。

頻繁斷供，半導體產(chǎn)業(yè)路在何方

在芯片設計和測試領域，雖然Chiplet概念無需設計復雜完整的大芯片，但將原有完整的芯片模塊化分解成一個個小芯粒，并將其整合到一個封裝中，系統(tǒng)復雜度大大提升，對國內(nèi)原本就不具優(yōu)勢的設計領域提出了更高的要求。

生產(chǎn)過程中，即便有Chiplet概念的加持，受限于經(jīng)濟成本，主要IP（比如計算core）依然必須采用較新的工藝制程才能保證性能，在當前美國限制EUA光刻機的政策影響下，國內(nèi)芯片制造企業(yè)仍有很長的一段路要走。

目前臺積電和三星均宣布3nm工藝投產(chǎn)，相比之下，受限于美國EUA光刻機限制，國內(nèi)芯片代工頭部企業(yè)中芯國際7nm工藝剛剛突破。

據(jù)財報披露，2021年全年臺積電營收568．2億美元，28nm及以下制程的營收占比高達75％，其中僅5nm的營收占比就已經(jīng)達到了19％，先進制程對其營收的貢獻十分明顯。

相比之下，中芯國際全年營收約54．4億美元，其中28nm及以下制程的營收占比，到去年的第四季度才升至18．6％。

說起芯片生產(chǎn)，便不得不提近期被美國斷供的EDA軟件。

EDA軟件，全稱電子設計自動化，指利用計算機輔助設計軟件來輔助完成超大規(guī)模集成電路芯片的設計。在芯片設計領域，隨著芯片設計越來越復雜，集成晶體管數(shù)量可達數(shù)十億甚至上百億規(guī)模，不借助EDA軟件已經(jīng)無法完成芯片設計，因此EDA軟件也被成為芯片之母。

在Chiplet概念下，如今的EDA軟件更是貫穿了芯片設計、制造、封測整個流程。

相比原來的單芯片來說，Chiplet概念下的設計和封裝是完全獨立的。其內(nèi)部各個芯?？赡懿捎玫氖遣煌闹瞥坦に?，不同架構(gòu)，同時還需要加入高速互聯(lián)總線，不同的接口、緩存，甚至各個功能模塊還可能需要用到不同的材料。因此在芯片設計之初，就需要考慮到完整的系統(tǒng)層級設計和優(yōu)化。

在封裝過程中，模塊化芯片之間如何連接，不同芯片之間如何封裝，都需要借助EDA軟件不斷地仿真模擬，完成信號、電源、熱等協(xié)同設計。

EDA軟件位于半導體產(chǎn)業(yè)鏈的上游，近年來，在下游強勁需求以及技術(shù)融合趨勢下，全球EDA市場規(guī)模呈現(xiàn)穩(wěn)定上升趨勢。根據(jù)SEMI統(tǒng)計，全球EDA市場規(guī)模已從2012年的65．40億美元提升至2020年的114．70億美元，復合增速達7．30％。

有研究院預測，2022年，全球EDA行業(yè)市場規(guī)模預計將達到136．40億美元。

Synopsys、Cadence和SiemensEDA是公認的EDA軟件三巨頭，三家企業(yè)均擁有完整的全流程EDA工具，且部分流程工具在細分領域擁有絕對優(yōu)勢，根據(jù)賽迪智庫和前瞻產(chǎn)業(yè)研究院數(shù)據(jù)，2020年國際EDA三大巨頭的EDA軟件占據(jù)國內(nèi)市場份額的78％。

值得注意的是，我國本土EDA廠商華大九天在中國EDA市場市占率排名第四，為5．9％。

相比國際領先企業(yè)提供的EDA產(chǎn)品及服務較為豐富，并且擁有自身的拳頭產(chǎn)品，業(yè)務遍布全球，競爭力較強。我國EDA本土領先廠商主要專注于某一細分領域，提供的EDA產(chǎn)品較為單一，競爭力一般，3nm以下的EDA軟件更是國產(chǎn)軟件的無人區(qū)。

如今美國斷供中國3nm以下EDA軟件，對國產(chǎn)半導體產(chǎn)業(yè)發(fā)展來講無疑是雪上加霜。

受限于起步較晚，相關技術(shù)嚴重依賴進口，國內(nèi)半導體產(chǎn)業(yè)距離國際先進技術(shù)仍有一段差距。而Chiplet概念作為先進封裝的一種方式，在相關技術(shù)實力沒有完全追趕的情況下，很難助力中國半導體產(chǎn)業(yè)彎道超車，如今美國從EUV光刻機到EDA軟件，從技術(shù)到產(chǎn)品，全方位多領域封鎖國內(nèi)半導體產(chǎn)業(yè)，國產(chǎn)強芯之路任重而道遠。

更多信息可以來這里獲取==>>電子技術(shù)應用-AET<<