由于芯片每秒需要處理的計算越來越多，其設(shè)計變得越來越復(fù)雜，與此同時，確保芯片中大量數(shù)據(jù)的及時傳輸也面臨著重大挑戰(zhàn)。Sondrel 解釋說，設(shè)計者通常會忽略至關(guān)重要的數(shù)據(jù)流方面，因為負(fù)責(zé)這一任務(wù)的片上網(wǎng)絡(luò) （NoC） 設(shè)計十分復(fù)雜，并且由于存在許多極端情況，所以難以驗證性能需求是否在所有情況下都得以滿足。這就導(dǎo)致片上網(wǎng)絡(luò)只能傳輸次優(yōu)數(shù)據(jù)，且片上系統(tǒng) （SoC） 難以實現(xiàn)。
Sondrel 工程總監(jiān) Ben Fletcher 解釋說：“片上網(wǎng)絡(luò)的性能必須與片上系統(tǒng)的計算部分匹配。片上網(wǎng)絡(luò)的作用是以足夠快的速度提供輸入數(shù)據(jù)，保持芯片上的計算 IP 以最大容量運行，并存儲輸出數(shù)據(jù)，從而防止系統(tǒng)阻塞。我們使用 Arteris? FlexNoC? IP 作為片上系統(tǒng)的片上網(wǎng)絡(luò)通信骨干技術(shù)，它使我們能夠在更短的時間內(nèi)設(shè)計出更復(fù)雜的芯片?！?/p>
為什么選擇 FlexNoc?
他發(fā)現(xiàn)使用 FlexNoC 互連技術(shù)帶來諸多優(yōu)勢。第一個優(yōu)勢便是面積和芯線數(shù)的減少。這一優(yōu)勢通過利用傳輸層的封包和序列化能力實現(xiàn)，片上網(wǎng)絡(luò)設(shè)計師因此能夠在不縮減性能的前提下精確控制片上網(wǎng)絡(luò)中可以減少芯線數(shù)和面積的部分。第二個優(yōu)勢是降低功耗。通過配置跨時鐘域和門控時鐘支持等電源管理功能可以將功耗控制在指定預(yù)算范圍內(nèi)。第三個優(yōu)勢是物理意識設(shè)計的實現(xiàn)。由于片上網(wǎng)絡(luò)設(shè)計方法從設(shè)計初便將片上系統(tǒng)的平面布局和任何物理設(shè)計限制考慮在內(nèi)，因此設(shè)計團(tuán)隊能夠向后端團(tuán)隊交付一個保證滿足時序要求的網(wǎng)表。第四個優(yōu)勢是 FlexNoc 先進(jìn)的配置工具和優(yōu)秀的 UI。FlexNoc 所提供的用于生成性能良好、時序清晰互連的工具套件簡單易學(xué)，對片上網(wǎng)絡(luò)設(shè)計者而言非常容易上手，從而能夠提高生產(chǎn)率。
片上網(wǎng)絡(luò)有什么作用？
片上網(wǎng)絡(luò)會與片上系統(tǒng)中幾乎所有部分互連，與芯片的平面布局、架構(gòu)、功能需求、啟動、安全、安防等方面有著內(nèi)在聯(lián)系。Ben Fletcher 提醒道：“這意味著在項目整個生命周期，平面布局很可能會出現(xiàn)變化，因此需要對片上網(wǎng)絡(luò)作出更改。相應(yīng)更改又會影響平面布局，形成反饋回路，從而造成延遲和成本超支?！薄皯{借多年設(shè)計大型復(fù)雜片上系統(tǒng)的經(jīng)驗，我們開發(fā)了許多使我們能夠在項目初期進(jìn)行性能探索和驗證的技術(shù)。通過盡早明確需求并快速驗證片上網(wǎng)絡(luò)的變更是否滿足相應(yīng)需求，我們能夠明確平面布局和片上網(wǎng)絡(luò)設(shè)計，減少不必要的設(shè)計更改，從而降低風(fēng)險和額外成本。”
平面布局中左側(cè)藍(lán)色區(qū)域和右側(cè)藍(lán)色區(qū)域的片上網(wǎng)絡(luò)示例
圖例右側(cè)功能框圖上的片上網(wǎng)絡(luò)看似簡單——只是有著很多連接部分，然而，左側(cè)的平面布局顯示，為實現(xiàn)高時鐘速度和在芯片中傳輸大量數(shù)據(jù)，它占據(jù)了相當(dāng)大的區(qū)域，且布局復(fù)雜，同時與 IP 功能區(qū)塊分散的物理位置相連接，這也是使時序收斂變得困難的地方。
平面布局優(yōu)先還是片上網(wǎng)絡(luò)優(yōu)先？
通常情況下，設(shè)計者首先會從平面布局或片上網(wǎng)絡(luò)開始芯片設(shè)計過程，這便會導(dǎo)致前面提到的反饋回路。Sondrel 的方法通過在設(shè)計階段一開始進(jìn)行性能探索來避免這種情況發(fā)生，通過明確性能需求來確定和測試架構(gòu)，減少更改概率，并相應(yīng)明確平面布局和片上網(wǎng)絡(luò)的設(shè)計。性能探索解決了只單獨驗證 IP 功能區(qū)塊的典型問題。這種驗證方式未能將 IP 功能區(qū)塊間的交互作用考慮在內(nèi)。芯片上的 IP 功能區(qū)塊越多，就越難以理解它們之間的所有依賴關(guān)系，而這些依賴關(guān)系可能對芯片性能有著關(guān)鍵影響。例如，主/從接口可能不匹配、共享內(nèi)存沖突、時鐘偏移等。更多詳情請參見 Sondrel 的白皮書“復(fù)雜片上系統(tǒng)建模和設(shè)計的 10 大切實有效的步驟”（網(wǎng)址：www.sondrel.com/solutions/white-paper）
完成性能探索并確定性能需求后，便有了配置片上網(wǎng)絡(luò)的充足信息。我們需要一種方法來根據(jù)這些需求測試生成的 RTL，以確定需求滿足程度，然后實施快速迭代以達(dá)到所需的性能水平。為此，Sondrel 開發(fā)了一個名為“性能驗證環(huán)境”的專有測試平臺。該平臺使用可合成的 RTL 而非近似模型，且處理器和子系統(tǒng)替換為 Python 代碼中定義的處理器。這就使得內(nèi)存映射的總線通信量在 Python 中生成并通過片上網(wǎng)絡(luò)驅(qū)動，從而能夠快速掌握當(dāng)前的設(shè)計進(jìn)展情況以及所作更改對數(shù)據(jù)通信量的優(yōu)化情況。更多詳細(xì)信息，請參見 Sondrel 的白皮書“性能驗證環(huán)境與 RTL 比較”（網(wǎng)址：http://www.sondrel.com/solutions/white-papers）
這些快速迭代使我們能夠快速探索片上網(wǎng)絡(luò)配置，找到合適的解決方案，并應(yīng)用到平面布局設(shè)計過程中，以便隨后協(xié)同優(yōu)化片上網(wǎng)絡(luò)和平面布局。這樣能夠更快地實現(xiàn)穩(wěn)定狀態(tài)，從而降低項目風(fēng)險。
芯片規(guī)格可能會隨市場需求變化，而這一建模過程可以整體進(jìn)行更新，無需從頭開始，因此能夠通過循證數(shù)據(jù)了解修改后的芯片設(shè)計是否滿足新的需求。
關(guān)于 Sondrel
Sondrel 成立于 2002 年，是集成電路各階段設(shè)計方面值得信賴的合作伙伴。在定義和設(shè)計專用集成電路方面的咨詢能力屢獲殊榮，為其將設(shè)計轉(zhuǎn)化為經(jīng)過測試的批量封裝硅芯片的一站式服務(wù)提供了有力補充。整個供應(yīng)鏈流程的單點聯(lián)系，確保風(fēng)險低，上市時間快。Sondrel 總部位于英國，其通過在中國、印度、法國、摩洛哥和北美的辦事處，為全球客戶提供支持。
