在過去的57年中，摩爾定律一直是指導半導體行業(yè)發(fā)展的黃金法則。即使驅動摩爾定律生效的條件正在發(fā)生改變，它也將繼續(xù)指引行業(yè)前行。

　　1965年，時任仙童半導體公司研發(fā)總監(jiān)的戈登?摩爾撰寫了一篇關于未來10年內半導體芯片發(fā)展趨勢的文章，對當時芯片生產的技術能力和經濟效益進行了大膽預測：

　　“在最小成本的前提下，單個芯片上的元器件數量基本上是每一年翻一倍。并且至少在未來十年保持這個增長速度，到1975年單個芯片上將集成65,000個元器件。”

　　這一預測實際上也是對當時半導體行業(yè)驚人的發(fā)展速度的真實寫照。不過，摩爾本人后來形容這是“一個大膽的推斷”。但就是這樣的一個推斷，在半導體行業(yè)不斷的變革中得到了多次證實，同時，業(yè)內人士也在此基礎上不斷對其進行延伸。

　　雖然摩爾定律成功指引了半導體行業(yè)發(fā)展，但事實上，它從來就不是科學意義上的一則真正“定律”。誠然，它描述了半導體行業(yè)發(fā)展中取得的一系列令人印象深刻的成就，但它的預測更像是半導體行業(yè)寄予自己的一個雄心勃勃的目標或路線圖。它之所以被廣泛采用，更多的是芯片制造商出于經濟原因——希望芯片的功能能以一個可承受的價格來實現(xiàn)——而不是基于任何物理原理。

　　一個不斷變化的常數

　　在過去的50多年里，摩爾定律不斷演進。摩爾關于以最小成本制造復雜芯片的最初預測，也在演進過程中被轉述成各種各樣的表述，現(xiàn)在這個定律最常被表述為半導體芯片可容納的晶體管數量呈倍數增長。

　　摩爾定律持續(xù)演進，讓人類生活更加便利

　　這一速度隨著行業(yè)和技術的進步而不斷變化。1975年，摩爾修正了自己的預測：晶體管數量翻倍的時間從最初的一年上升到兩年。盡管增速有所減緩，但摩爾定律作為半導體行業(yè)飛速發(fā)展的本質指引仍具有重要意義。

　　讓芯片再小一些

　　摩爾認為，增加芯片面積、縮小元件尺寸以及優(yōu)化器件電路設計是實現(xiàn)晶體管數量翻倍的三個重要因素。

　　元件尺寸縮小在很大程度上是由光刻工藝和技術的發(fā)展推動的。在過去的幾十年里，光刻技術的發(fā)展經歷了減小曝光波長 (UV光)，增加投影物鏡的數值孔徑 (NA)，同時引入浸潤式光刻技術，以及多重圖形技術等。

　　光刻技術的進步使得制作出更小尺寸芯片成為現(xiàn)實，芯片制造商可以在同樣大小的晶圓上封裝更多的晶體管，使芯片性能得以增強，同時保持低廉成本。而芯片尺寸的不斷縮小也正是半導體行業(yè)在過去40多年的時間里一直遵循摩爾定律的體現(xiàn)。

　　摩爾定律的盡頭？

　　更小的晶體管運行速度更快，所需功率更小，因此，摩爾定律已經成為不斷提高芯片性能和能效的代名詞。然而，當芯片縮小到一定的程度，過小的尺寸勢必會對晶體管的工作產生影響，進而打破了尺寸、性能和功耗之間的平衡。

　　目前，大多數芯片中使用的晶體管類型在2000年代中期接近了這個臨界點。雖然晶體管仍在持續(xù)變小，但由此帶來的芯片性能的改善卻逐漸趨緩。

　　探索新的前進道路

　　不過，正如摩爾在1975年所說的那樣，制造更小的尺寸只是提高芯片性能的一種方法。幾十年來，半導體行業(yè)還通過元件和電路的巧妙設計——用于制造晶體管的材料和結構的創(chuàng)新——提升了芯片性能。這種方法被稱為“設計縮放”。例如，使用 “低介電常數材質”等材料可以改善晶體管的電氣性能。

　　與此同時，新的晶體管架構源源不斷地被開發(fā)出來，以克服傳統(tǒng)晶體管的尺寸限制。為此，業(yè)界引入FinFETs技術，將晶體管的柵極由平面結構改成立體結構。它也是首個被稱為3D晶體管的新型晶體管。

　　尺寸和元件的縮放涉及晶體管本身的演變。近年來，芯片性能的提高也是通過系統(tǒng)層面的創(chuàng)新實現(xiàn)的，即允許使用現(xiàn)有的晶體管技術來進一步擴展。

　　實現(xiàn)這一目標的方法之一是通過更大的片上集成，如將處理器、存儲器和輔助功能整合到一個芯片上的片上系統(tǒng)解決方案，以及3D NAND閃存，即在同一區(qū)域內制造多層閃存以增加存儲容量。另一個選擇是依靠先進封裝技術將更多的優(yōu)化功能模塊集成在一起。

　　未來的十年

　　在過去的15年里，這些創(chuàng)新方法使摩爾定律依然生效且狀況良好。從整個行業(yè)的發(fā)展路線來看，它們將在未來十年甚至更長時間內讓摩爾定律繼續(xù)保持這種勢頭。

　　當然，在元件方面，目前的技術創(chuàng)新足夠將芯片的制程推進至至少1納米節(jié)點，其中包括gate-all-around FETs，nanosheet FETs，forksheet FETs，以及complementary FETs等諸多前瞻技術。此外，光刻系統(tǒng)分辨率的改進（預計每6年左右縮小2倍）和邊緣放置誤差（EPE）對精度的衡量也將進一步推動芯片尺寸縮小的實現(xiàn)。

　　ASML作為半導體行業(yè)的引領者之一，始終為行業(yè)提供創(chuàng)新支持。我們的EPE路線圖是全方位光刻技術的關鍵，它將通過不斷改進光刻系統(tǒng)和發(fā)展應用產品（包括量測和檢測系統(tǒng)）來實現(xiàn)。

　　此外，我們預計系統(tǒng)級的擴展將發(fā)揮更大的作用：去年，存儲器制造商生產了176個存儲層疊加的3D NAND芯片，并宣布到2030年左右將生產超過600個存儲層的芯片路線圖。如果說摩爾定律57年的歷史向我們展示了什么，那就是半導體行業(yè)充滿了新發(fā)展的想法。

　　只要我們還有想法，摩爾定律就會繼續(xù)生效！