進入后摩爾定律時代，先進封裝成為半導體產(chǎn)業(yè)的新顯學，而小晶片的異質(zhì)整合商機更是眾廠商磨刀霍霍的兵家必爭之地。

　　在半導體芯片制造的過程中，當芯片從晶圓廠被生產(chǎn)出來之后，還必須經(jīng)過最后一道非常關(guān)鍵的步驟，才能變成具備不同功能的元件，這個步驟就是：封裝測試。所謂封裝，是將晶片連上印刷電路板或其他電子元件，讓訊號與電流能夠順利地傳遞，而測試則是在芯片制作過程的各個階段，進行不同程度的檢測，進而確認晶片的可靠度以及良率，兩者都是在晶片制造的過程當中不可或缺的重要程序。

　　更進一步來看，在封裝的同時，為了能夠達到更高的效能，晶片整合就成為各廠商著重發(fā)展的重中之重，但是，先前因為受限于異質(zhì)芯片整合（Heterogeneous Integration）的制程存在著不小的差異，兩者整合起來的良率也相對偏低，再加上過去封裝廠多半采取分工模式，以致制程大多仍然是以同質(zhì)晶片整合為主。不過，基于臺灣半導體供應鏈完善，又具備頂尖晶圓代工的產(chǎn)業(yè)優(yōu)勢，臺灣的封裝廠商在同質(zhì)芯片整合的布局已行之有年，確實可以說是相當成熟。

　　先進封裝市場爆發(fā)式成長

　　近來，在后摩爾定律時代對晶片性能要求持續(xù)提升的帶動之下，半導體產(chǎn)業(yè)的供應鏈廠商也日益增加在先進封裝領(lǐng)域的投資，根據(jù)市場知名研究機構(gòu)Yole日前發(fā)表的先進封裝市場報告，預測二○二○～二六年間，先進封裝市場將以年復合成長率七。九％的強勁氣勢大幅成長，到二○二五年為止，市場營收就將突破四二○億美元的規(guī)模水準，大約是傳統(tǒng)封裝市場預期成長率的三倍之多，其中，又以2.5D/3D堆疊ＩＣ、嵌入式芯片封裝（Embedded Die; ED）和扇出型封裝（Fan-Out; FO）為成長最快的三大技術(shù)平臺，年復合成長率分別為二一％、十八％和十六％。

　　確實，隨著晶圓代工產(chǎn)業(yè)逐漸邁向高階制程，且制程越來越精密，尤其進入七納米之后，能夠整合的項目就比以往更加多元，包括邏輯電路（Logic）、射頻（RF）電路、MEMS（微機電）、感測器（Sensor）等等各種不同的芯片在內(nèi)，都需要被整合在同一個封裝當中。也就是說，提供異質(zhì)芯片整合制程的整體解決方案就理所當然地躍上臺面，成為整個半導體產(chǎn)業(yè)未來的發(fā)展趨勢，

　　更深入來看，所謂異質(zhì)芯片整合制程，就是將各種不同小芯片（Chiplet）包括了記憶體及邏輯芯片等，透過先進封裝制程緊密集合在一起。隨著先進制程的不斷發(fā)展，原先傳統(tǒng)的２Ｄ封裝已經(jīng)無法達到相關(guān)的需求，于是芯片廠商逐漸轉(zhuǎn)向3D IC，如WoW（Wafer-on-Wafer）、甚至CoW（Chip-on-Wafer）等的技術(shù)研發(fā)，而這種新型態(tài)的３Ｄ堆疊晶片制程技術(shù)就替異質(zhì)芯片整合帶來了更多發(fā)展的想像空間。

　　也就是說，過去是將同質(zhì)晶粒封裝在一起，現(xiàn)在則是把兩個、甚至多個不同性質(zhì)的電子元件（如邏輯芯片、感測器、記憶體等）整合進單一封裝里；或從芯片的布局下手，利用2.5D/3D等多維度空間設計，將不同電子元件堆疊、整合在一個芯片中，解決空間限制，進而達到改善功耗和效能、大幅縮小體積的效果。

　　但是，一旦整合的項目增加，相關(guān)制程的復雜度與難度也就隨之大幅成長，話雖如此，為使芯片變得更加輕薄短小達到終端的要求，半導體產(chǎn)業(yè)確實迎來更多需要系統(tǒng)單芯片整合的挑戰(zhàn)，同時，也衍生出了系統(tǒng)封裝（System in Package）的相關(guān)商機，而綜觀現(xiàn)在所有一線的半導體業(yè)者，包括：臺積電、三星（Samsung）、英特爾（Intel）在內(nèi)，也都致力于異質(zhì)芯片整合制程的發(fā)展。

　　若是從當前各廠商的布局來看，從專門委外的封測代工廠（OSAT）到晶圓代工廠，針對布局異質(zhì)整合封裝技術(shù)，確實都是磨刀霍霍、各擁優(yōu)勢，封測廠主要布局SiP on Substrate、低密度扇出型晶圓級封裝（FOWLP）以及高密度晶圓級封裝等，同時，也有封測廠布局2.5D IC；而晶圓代工廠則是主要布局高密度晶圓級封裝、2.5D Interposer和3D IC等等。

　　臺積電打造「3D Fabric」平臺

　　為了而維持公司居于業(yè)界的領(lǐng)先地位，過去只將目光專注在晶圓代工業(yè)務的臺積電從○九年起，開始跨入封裝領(lǐng)域，結(jié)合先進制程的晶圓代工，以提供客戶從前段晶圓代工到后段封測的一條龍統(tǒng)包服務，并且將目標鎖定在人工智能（ＡＩ）及高效運算（ＨＰＣ）市場，如今布局先進封裝技術(shù)領(lǐng)域多年也終于迎來開花結(jié)果之時。

　　目前臺積電已經(jīng)量產(chǎn)的兩大封裝技術(shù)分別是InFO（整合扇出型封裝）及CoWoS（基板上晶圓上芯片封裝）。其中，InFO封裝技術(shù)其實就是先前因為制程良率始終無法提升，所以并未獲得相關(guān)半導體廠商的大量采用的FOWLP（Fan-Out Wafer level Package）。一直到臺積電以FOWLP技術(shù)為基礎(chǔ)加以改良，并于一五年提出InFO技術(shù)，將十六納米的邏輯SoC芯片和DRAM芯片做整合，才算是正式獲得市場的認同。由于該技術(shù)可達到功耗較低的效果，同時又能強調(diào)散熱，并且可以符合體積小、高頻寬的應用，特別適合用在智能手機、平板電腦和物聯(lián)網(wǎng)芯片之上，因此，在臺積電一六年將其正式量產(chǎn)之后就被應用在不少終端產(chǎn)品之上。

　　回過頭來看，臺積電成功量產(chǎn)2.5D先進封裝制程，提供客戶一系列InFO晶圓級封裝技術(shù)，并針對高效能運算晶片提供CoWoS封裝制程的成果，可說是宣告著半導體業(yè)已經(jīng)進入下一個全新世代。近來，針對先進封裝的布局，臺積電更是頻頻在各大公開場合向市場報喜，日前在「Semicon Taiwan 2021線上論壇」當中，臺積電就宣布目前已將先進封裝相關(guān)技術(shù)整合為「3DFabric」平臺，前段技術(shù)包含整合芯片系統(tǒng)（SoIC），后段組裝測試相關(guān)技術(shù)包含InFO以及CoWoS系列，可讓客戶們自由選配。

　　針對目前的產(chǎn)業(yè)狀況，臺積電營運／先進封裝技術(shù)暨服務副總經(jīng)理廖德堆也直言，隨著先進制程邁向三納米以下的更先進技術(shù)前進的同時，系統(tǒng)整合單芯片（System on Integrated Chips；SoIC）的小芯片先進封裝技術(shù)就成為這當中不可或缺的解決方案，臺積電運用小晶片整合技術(shù)，讓2.5D異質(zhì)封裝提升芯片效能，換句話說，小晶片的異質(zhì)芯片設計已經(jīng)成為當前半導體市場的新顯學。

　　同時，廖德堆也進一步指出，為了加快布局小芯片先進封裝技術(shù)，目前臺積電正積極打造創(chuàng)新的3D Fabric先進封測制造基地，到時候廠房將會具備先進測試、SoIC和2.5D先進封裝的產(chǎn)線，其中，進度最快的SoIC預計今年就可望導入機臺，至于2.5D先進封裝廠房則是計畫將在明年到位，由此可以看出，臺積電針對小芯片異質(zhì)整合及先進封裝積極卡位布局的企圖心不言而喻。

　　日月光手握產(chǎn)業(yè)優(yōu)勢

　　不過，于此同時國內(nèi)封裝龍頭大廠日月光投控當然也不遑多讓，挾帶著在封裝領(lǐng)域當中耕耘多年的優(yōu)勢，日月光在SiP先進封裝技術(shù)可說是已握有先機，確實，日月光從最早期的傳統(tǒng)釘架式封裝、ＱＦＮ（四方平面無引腳）、球柵陣列封裝、高階覆晶封裝及扇出型封裝的2.5D或3D都有相當豐富的經(jīng)驗，將上述技術(shù)一字排開來，全都可以替客戶進行異質(zhì)整合的系統(tǒng)級封裝，進而提供客戶一條龍的服務，根據(jù)公司說法，目前各地客戶委托進行異質(zhì)整合案越來越多，外資也看好未來將成為下一階段的成長動能，可持續(xù)關(guān)注。