據(jù)etnews報道，到第二季度，ASML 將供應 100 多臺下一代極紫外 （EUV） 曝光設(shè)備。由于對超精細工藝的需求增加和客戶群的擴大，預計 EUV 設(shè)備供應的數(shù)量將持續(xù)增長。預計兩年內(nèi)累計供應量將增加一倍以上，EUV時代將正式開啟。

　　據(jù)業(yè)內(nèi)人士12日稱，截至2Q，ASML共向市場出貨了102臺EUV設(shè)備。在過去四個季度（2020 年第三季度 - 2021 年第二季度），出貨量總計 40 臺，比前四個季度（2019 年第三季度 - 2020 年第二季度）的 24 臺出貨量增長了 66%。ASML今年的EUV設(shè)備供應總量目標約為40臺，下半年將供應約25臺EUV設(shè)備。

　　EUV 設(shè)備的波長比現(xiàn)有的氟化氬 （ArF） 曝光短 1/14，有利于實現(xiàn)半導體微電路。ASML 是全球唯一一家此類設(shè)備供應商。近來，對10納米以下微加工的需求不斷增長，也增加了EUV曝光設(shè)備的供應。由于EUV設(shè)備加工復雜，ASML年產(chǎn)量也很小。近期，ASML 正專注于提高產(chǎn)能和供應。

　　ASML 擴大 EUV 設(shè)備供應是響應半導體制造行業(yè)實現(xiàn)超微電路層需求的結(jié)果。EUV設(shè)備可以在幾次內(nèi)繪制出超精細的電路。雖然是每臺價值約1.5億美元的昂貴設(shè)備，但由于其出色的工藝成本和省時效果，可以抵消設(shè)備采用的成本。一位半導體設(shè)備行業(yè)人士解釋說：“半導體制造商考慮通過EUV降低EUV設(shè)備成本和工藝成本，越來越多的人在微加工中引入EUV設(shè)備，因為它具有更高的工藝成本降低效果。

　　據(jù) ASML 稱，5-7 納米邏輯半導體（基于每月 45,000 片晶圓）需要一臺 EUV 設(shè)備來繪制一個 EUV 層。16nm以下DRAM（以每月10萬片為基礎(chǔ)）一層需要1.5~2個EUV設(shè)備。由于三星電子計劃在今年下半年將 14nm DDR5 DRAM 的 EUV 應用層數(shù)從 1 層增加到 5 層，而 SK 海力士也計劃增加 EUV 應用層數(shù)，這些預計將推動對 EUV 的額外需求設(shè)備。

　　除了EUV層數(shù)的增加，對EUV設(shè)備的需求也在逐漸擴大。繼三星電子在 2018 年首次引入 7nm 工藝的 EUV 設(shè)備后，臺積電和 SK 海力士也進入了 EUV 競爭。市場規(guī)模預計將進一步擴大，因為美國的美光和英特爾也在推動引入 EUV 設(shè)備。

　　業(yè)界預測，EUV時代將全面加速。因此，ASML 計劃通過增加設(shè)備供應來滿足需求。在 Q2 財報會議上，ASML 首席執(zhí)行官 Peter Wennink 表示，”我們計劃明年將 EUV 設(shè)備的產(chǎn)量增加到 55 臺，并在 2023 年增加到 60 臺。“ 兩年后將有超過 240 臺 EUV 設(shè)備投入市場，超過迄今為止的累計供應量。

　　然而，據(jù)觀察，臺積電已經(jīng)獲得了目前供應的 EUV 設(shè)備的一半。臺積電擁有約 50 臺 EUV 設(shè)備。鑒于EUV設(shè)備的獨家供應體系，快速確保設(shè)備安全將成為三星電子和SK海力士等國內(nèi)半導體制造商面臨的挑戰(zhàn)。

　　EUV光刻機路線圖：ASML的下一代光刻設(shè)備

　　在科技行業(yè)，在硬件方面最受關(guān)注的公司是英偉達、蘋果、高通和AMD等芯片公司，或英特爾、三星和臺積電這些芯片制造公司。雖然半導體制造設(shè)備的供應商鮮為人知，但其中還有一家頗有名氣的公司，那就是來自荷蘭的ASML。

　　ASML生產(chǎn)用于制造從邏輯到 NAND（用于 SSD、閃存等）和 DRAM 等幾乎所有芯片的光刻設(shè)備。這些工具使用光在晶圓上”打印“特征、制造晶體管等。多年來，該行業(yè)一直使用193納米波長的”深紫外光 （“DUV”） 光刻技術(shù)“。大約在 2000年代中期，這項技術(shù)擴展到”浸沒式光刻“：這項技術(shù)在透鏡和晶片之間使用水。這將NA（breaking index）從大約1.0提高到大約1.35，從而將工具的分辨率提高了類似的量。

　　業(yè)界預估，在32nm節(jié)點及以下節(jié)點（早在十多年前），光刻機光源步長將從 193nm躍升至13.5nm，后者稱為極紫外或EUV，這將大大提高分辨率，以繼續(xù)摩爾定律的驚天縮放。NA從1.35下降到0.35可以部分抵消波長的這種改善。

　　然而，與商用DUV工具的約300WPH 相比，早期的EUV工具的吞吐量極低，僅為每小時10-40個晶圓的訂單（”WPH“）。這種低吞吐量意味著該工具在商業(yè)上不可行。這導致了多年的延誤，因此ASML投資解決這些問題。

　　與此同時，為了繼續(xù)微縮，業(yè)界發(fā)明了（昂貴且復雜的）”多重圖案化“方案：這些技術(shù)多次曝光晶圓以創(chuàng)建一個特征，需要多個（同樣昂貴的）”掩?！啊＃ㄑ谀ざx了”印刷“在晶圓上的特征，作為芯片的模板。）順便說一句，這也是英特爾在14納米和10納米中遇到大量良率問題的原因之一。

　　最終，在過去幾年中，這些EUV工具已經(jīng)實現(xiàn)了商業(yè)化，臺積電5nm是第一個旨在在多層上廣泛使用EUV的節(jié)點。該節(jié)點自2020年開始量產(chǎn)。

　　總之，從DUV（193nm光）到EUV（13.5nm光）的過渡對延續(xù)摩爾定律起著重要作用。而ASML是世界上唯一一家可以提供EUV工具的公司。

　　EUV設(shè)備的需求

　　雖然有多家DUV光刻工具供應商，但正如所指出的，只有一家企業(yè)擁有EUV光刻機，那就是ASML。這意味著ASML作為該工具的唯一供應商發(fā)揮著至關(guān)重要的作用，其EUV設(shè)備的平均售價 （”ASP“） 遠超過1億美元（具體而言超過 1.4億美元），并使 ASML 成為股市中真正的贏家。它在過去幾年推動了后者的收入和收益，EUV現(xiàn)在幾乎占其超過100億收入的一半。

　　ASML宣布，其在2020年出貨了31臺EUV工具。雖然這表明EUV現(xiàn)已達到成熟，但仍低于其35臺出貨計劃。然而，未能達標的部分原因是英特爾有據(jù)可查的7nm延遲：這減少了ASML四個單位的出貨量。此外，實體清單也給臺積電帶來了問題，其前5大客戶之一（華為）在幾個季度內(nèi)消失了。

　　正如ASML的首席執(zhí)行官所解釋的那樣，這兩個問題導致該公司預計需求低于預期，因此轉(zhuǎn)向其供應鏈以減少2021年的產(chǎn)量。

　　ASML首席執(zhí)行官表示：這只是對去年第二季度和第三季度發(fā)生的事情的反映，你知道，我們的主要代工廠客戶顯然回來說，聽著，我們的N3主要客戶現(xiàn)在被列入黑名單。

　　所以，我們不能發(fā)貨。因此，我們需要調(diào)整EUV系統(tǒng)的2021年展望，隨后另一位客戶表示，嗯，我們將推遲路線圖，這也意味著這將推遲一年，這實際上導致了一種情況我們實際上減少了EUV計劃系統(tǒng)2021的數(shù)量，因為客戶說，這是兩個原因。他們是兩個大客戶。

　　然而，從那時起發(fā)生的事情可能是眾所周知的：半導體短缺。首先，臺積電宣布了2020年280美元的巨額資本支出指引，以應對對其領(lǐng)先工藝技術(shù)的需求激增。后來進一步增加了到300億美元，并且在三年內(nèi)的總體預期為1000億美元。

　　雖然半導體晶圓廠肯定需要其他工具，但顯然資本支出的大幅增加將成比例地使 ASML受益。

　　其次，英特爾自7納米延遲以來的演變也有記錄。特別是，英特爾新任CEO特意將”全面擁抱 EUV“作為讓7nm重回正軌的關(guān)鍵原因，修訂后的7nm工藝流程包含兩倍的EUV層數(shù)。這顯然也有利于英特爾未來對EUV的需求。例如，雖然上面的引用談到了四個系統(tǒng)，但最近ASML實際上只談到了兩個系統(tǒng)。顯然，英特爾在EUV上的支出將在2022年及以后增加。

　　為了滿足所描述的需求，ASML此前曾表示將在2021年提高其生產(chǎn)能力，最多可生產(chǎn)45-50個EUV工具。然而，鑒于供應鏈的交貨時間較長以及上一節(jié)所述的問題，ASML無法及時對EUV需求的增加做出反應。因此，ASML很可能在 2020年僅提供約40個設(shè)備。

　　有人指出，這將導致ASML連續(xù)第四年或第五年無法達到其年度交付目標，但當然只是討論了對此的提醒。

　　盡管如此，預計ASP的增加也將帶來進一步的增長，路線圖上有幾個升級的工具，這將帶來改進，例如更高的WPH吞吐量。ASML預計其即將推出的工具將與其公司毛利率以及低兩位數(shù)的ASP增長（從約1.4億美元的水平）達到平價。2023年工具實際上將在毛利率上交叉。

　　還有一些因素可以帶來額外的增長。例如，服務收入取決于曝光的晶圓數(shù)量，直到最近，這對于EUV來說仍然很低。為此，ASML表示，每個EUV工具基本上都會成為其ASP每年5-6%的經(jīng)常性收入來源。

　　此外，未來將有更多晶圓（芯片中的層）使用 EUV 進行曝光，因為目前只有十幾個最關(guān)鍵的層使用EUV進行曝光。（這就是英特爾”全面擁抱 EUV“的意思。）最后，DRAM 內(nèi)存行業(yè)有望在未來也采用EUV。

　　基于客戶對先進節(jié)點不斷增長的EUV需求，據(jù)預計，ASML今年將比去年增長約 30%，相當于2021年EUV系統(tǒng)收入約為58億歐元。

　　因此，盡管 EUV 交付量低于預期，但考慮到ASP的增長，ASML仍預計 2021 年EUV將增長 30%。此外，鑒于成熟工藝晶圓廠的半導體短缺，ASML現(xiàn)在也預計其非EUV業(yè)務需求強勁。例如，臺積電史無前例地宣布將擴充28nm晶圓廠產(chǎn)能。

　　到2022年，當上述供應問題基本得到解決時，ASML現(xiàn)在預計將出貨55個 EUV 系統(tǒng)。盡管如此，ASML表示，即便如此，它也可能會受到其供應鏈的限制，因為需求可能會超過55個系統(tǒng)的供應。

　　EUV路線圖，High-NA EUV是下一步

　　ASML目前出貨NXE:3300C型號，售價1.3億美元，可達到135WPH。但是，通過附加選項，ASP增加到上面提到的約1.45億美元。

　　ASML將在今年推出NXE:3300D型號，它能夠達到160WPH，ASML預計ASP 將增加10%以上，相比之下約為1.45億美元的水平。它將把EUV帶到ASML的公司毛利率。

　　NXE:3300E型號將在2023年實現(xiàn)到來，該型號能夠達到220WPH，這是生產(chǎn)力的另一項非常強勁的改進。因此，這將是ASP增加的另一個來源 （ASML指出，盡管E型號的COGS（銷售成本）較高，但毛利率仍會增加，因為它與更昂貴的>3億美元的”High NA EUV“ EXE:5000工具共享一些部件。）

　　盡管如此，正如EXE:5000工具所表明的那樣，EUV并不是光刻縮放的最后選擇。多年來，ASML一直致力于開發(fā)EUV之外的下一代工具。

　　如上所述，雖然與之前的DUV工具相比，EUV的波長顯著降低，但EUV的NA確實從1.35大幅下降到0.35。（不談物理，破指數(shù)是光和光學領(lǐng)域的一種現(xiàn)象。）因此，幾年前ASML開始研發(fā)下一代工具來解決這個問題，稱為High NA EUV，參考到工具將具有的更高的NA數(shù)。此工具會將這個指標增加到0.55。好處是這進一步提高了分辨率。

　　這將是一種更昂貴的工具，其成本超過一架飛機，預計成本超過3億美元。因此，即使在最初引入EUV之后，ASML的長期增長前景仍然穩(wěn)固，因為在邏輯和 DRAM中越來越多的EUV采用、更高的ASP以及下一次升級到更昂貴的High NA EUV。

　　然而，最近在1月第四季度財報發(fā)布期間，一個警告變得清晰起來?？磥鞨igh NA光刻已經(jīng)推遲了幾年。

　　此前，預計High NA將在2023年推出。例如，英特爾一直在呼吁開發(fā)High NA 生態(tài)系統(tǒng)以避免延誤。

　　因此，開發(fā)High NA設(shè)備勢在必行?！痹诔掷m(xù)改進0.33的同時，我們需要開發(fā) 0.55，“英特爾研究員兼芯片巨頭的光刻硬件和解決方案總監(jiān)Mark Phillips在最近的一次演講中說。”英特爾擁有強大的工藝節(jié)點路線圖，需要持續(xù) EUV 光刻開發(fā)的分辨率和 EPE（邊緣放置誤差）優(yōu)勢。需要High NA EUV 以避免 0.33 NA mask splits，消除mask splits的累積 EPE，減少工藝復雜性并降低成本。我們需要生態(tài)系統(tǒng)準備好在 2023 年之前為其提供支持。“

　　在此次活動中，Phillips對光刻師和掩模制造商發(fā)表講話，呼吁采取行動，以保持High NA EUV走上正軌，并解決技術(shù)差距，即掩模和抗蝕劑。High-NA一直是2023年的目標，但根據(jù)過去的事件，它有可能下滑。目前的EUV在投入生產(chǎn)之前已經(jīng)晚了幾年。

　　然而，ASML宣布，它現(xiàn)在預計High NA設(shè)備將在2025年或2026年（由其客戶）進入商業(yè)生產(chǎn)，這意味著最多延遲三年。

　　我們正在與客戶就Hihg NA量產(chǎn)的路線圖時間保持一致，目前估計在2025-2026年的時間范圍內(nèi)。

　　為滿足這一時間表，我們將于今年開始集成模塊，并計劃在2022年擁有第一個合格系統(tǒng)。我們計劃在2023年在客戶現(xiàn)場首次安裝第一批系統(tǒng)，并計劃提供關(guān)于我們的High-NA的更詳細的更新今年投資者日期間的計劃。

　　因此，這對行業(yè)和ASML來說都是一次挫折。對于業(yè)界來說，這意味著要繼續(xù)縮小晶體管的尺寸，他們將不得不使用那些最初為”DUV 浸沒式光刻“而開發(fā)的”多重圖案化“技術(shù)。雖然目前多重圖案在行業(yè)中已經(jīng)成熟，但它仍然是一種昂貴的技術(shù)。將此與昂貴的 EUV 工具相結(jié)合可能會給晶圓成本帶來壓力。

　　不過，對于ASML而言，多重EUV圖案實際上可能會進一步增加對其當前EUV 工具的需求。因此，這實際上可能會部分抵消High NA EUV延遲帶來的（假設(shè)）收入影響。

　　對于擁有多年視野的長期投資者來說，延遲應該無關(guān)緊要，就像之前很久的 EUV 延遲目前不再重要一樣，因為ASML（終于）從EUV獲得了數(shù)十億美元。