近日，英特爾對(duì)外分享了英特爾封裝技術(shù)路線圖。英特爾院士、封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan分享道，從標(biāo)準(zhǔn)封裝到嵌入式橋接時(shí)，凸點(diǎn)間距從 100 微米變?yōu)?55－36 微米。到Foveros封裝時(shí)，英特爾將芯片堆疊在一起，實(shí)現(xiàn)橫向和縱向的互連，凸點(diǎn)間距大概是50微米。未來(lái)，英特爾將通過(guò)采用Hybrid Bonding（有兩種翻譯：混合鍵合、混合結(jié)合）技術(shù)，計(jì)劃實(shí)現(xiàn)小于 10 微米的凸點(diǎn)間距。

將凸點(diǎn)間距縮小到小于10微米， Hybrid Bonding技術(shù)究竟是如何實(shí)現(xiàn)的？

Hybrid Bonding技術(shù)顛覆焊接技術(shù)

英特爾今年曾在ECTC 上發(fā)表關(guān)于混合鍵合技術(shù)的論文。Johanna Swan介紹，混合鍵合技術(shù)是一種在相互堆疊的芯片之間獲得更密集互連的方法，并幫助實(shí)現(xiàn)更小的外形尺寸。

當(dāng)縮減到大約 10 微米的凸點(diǎn)間距，將能夠達(dá)到每平方毫米 10，000 個(gè)凸點(diǎn)。 這樣，兩個(gè)芯片之間能夠?qū)崿F(xiàn)更多的互連，進(jìn)而可以提供更小、更簡(jiǎn)單的電路，因?yàn)樗鼈兛梢韵嗷クB加，也不必做扇入（fan－in）和扇出（fan－out）。

“有了這個(gè)更簡(jiǎn)單的電路，我們可以使用更低的電容， 然后開(kāi)始降低該通道的功率，這有助于朝著提供最好產(chǎn)品方向發(fā)展。” Johanna Swan表示。

Hybrid Bonding與Foveros 技術(shù)所實(shí)現(xiàn)的焊接有諸多區(qū)別。

混合鍵合技術(shù)使電介質(zhì)的芯片非常光滑，而不是有一個(gè)突出的凸點(diǎn)。實(shí)際上，還會(huì)有一個(gè)略微的凹陷。 當(dāng)采用混合鍵合技術(shù)將兩個(gè)組件放在一起時(shí)，可以在室溫下進(jìn)行，將它們放置好后，再升高溫度對(duì)其進(jìn)行退火，銅在這時(shí)會(huì)膨脹，從而形成電氣連接。

Johanna Swan認(rèn)為：“這非常有用，因?yàn)榭色@得更高的載流能力，并且可以將間距縮小到 10 微米以下。這樣使我們目前在這些接口之間獲得了比底部填充和緊密的銅密度更好的熱性能。當(dāng)使用混合鍵合技術(shù)時(shí)，將需要一種新的制造、清潔和測(cè)試方法。”

轉(zhuǎn)向更小的間距可能會(huì)更有吸引力。 英特爾正在轉(zhuǎn)向多個(gè)晶片，將其分解成 GPU、CPU、IO或區(qū)塊，之后或許可以使用更小的區(qū)塊去擁有單獨(dú)的 IP， 這使得擁有更多區(qū)塊，進(jìn)而可以重復(fù)使用。Johanna Swan指出，這項(xiàng)技術(shù)可以根據(jù)特定客戶的獨(dú)特需求定制產(chǎn)品。 這種技術(shù)可改變晶片到晶片的互連，從焊接轉(zhuǎn)向混合鍵合。

如果必須保持制造流程以相同的速度進(jìn)行，當(dāng)又有更多的晶片需要放置時(shí)，需要如何應(yīng)對(duì)？為此，英特爾正在考慮的解決方案是批量組裝，簡(jiǎn)稱“自組裝”。

當(dāng)前，英特爾正在與 CEA－LETI（法國(guó)原子能委員會(huì)電子與信息技術(shù)實(shí)驗(yàn)室） 合作，研究一次能夠放置多個(gè)晶片，并且進(jìn)行自組裝。

封裝將繼續(xù)小型化和縮小尺寸

在可擴(kuò)展性軸上，包括CO－EMIB技術(shù)和ODI 全方位互連技術(shù)。

CO－EMIB技術(shù)嘗試通過(guò)使用 EMIB 和 Foveros 的組合來(lái)融合 2D 和 3D 的技術(shù)， 這種架構(gòu)基于與配套晶片和堆疊芯片復(fù)合體的高密度連接，實(shí)現(xiàn)了比基礎(chǔ)尺寸更大的尺寸。

ODI 全方位互連技術(shù)，是英特爾正在使用的封裝的一個(gè)新維度。

對(duì)于2．5D 和 3D的組合，Johanna Swan指出，這種趨勢(shì)肯定會(huì)繼續(xù)下去，因?yàn)閾碛械陌l(fā)展機(jī)會(huì)是在每毫米立方體上提供盡可能多的區(qū)塊并獲得每毫米立方體盡可能多的功能。封裝將繼續(xù)小型化和縮小尺寸，以便可以獲得毫米立方體的最大功能。

英特爾的 Foveros技術(shù)，通過(guò)該技術(shù)堆疊芯片，使用硅通孔Through －Silicon－Via（TSV） 技術(shù)在封裝和晶片之間通信，一直到頂部晶片。

然而，ODI 封裝技術(shù)是另一種優(yōu)化，通過(guò)添加 ODI 封裝技術(shù)為客戶進(jìn)行定制。在右側(cè)添加了支柱，允許最右側(cè)的頂部管芯直接連接到封裝，這使得可以將較小的 TSV 芯片面積用于硅通孔 （TSV），進(jìn)而減少數(shù)量。這些支柱提供了直接向頂部晶片封裝供電的能力。頂部的兩個(gè)晶對(duì)下部的晶片有更高的帶寬、更小的凸點(diǎn)、更小的通道。

對(duì)于如何推動(dòng)封裝的不斷演進(jìn)，Johanna Swan認(rèn)為：“封裝是一個(gè)差異化優(yōu)勢(shì)的區(qū)分因素，關(guān)鍵是客戶。我們努力服務(wù)并提供獨(dú)特的解決方案給客戶，這也推動(dòng)了我們關(guān)注技術(shù)。因此，封裝的機(jī)會(huì)在于，隨著繼續(xù)為客戶提供服務(wù)，客戶的產(chǎn)品需求在不斷進(jìn)化，這才是真正推動(dòng)封裝技術(shù)需要轉(zhuǎn)變的原因?？蛻舻倪@種差異化需求也會(huì)推動(dòng)相應(yīng)的封裝技術(shù)的出現(xiàn)。

為了滿足客戶的需求，晶圓制造企業(yè)開(kāi)始致力于先進(jìn)封裝技術(shù)，這也將晶圓制造與封裝兩個(gè)環(huán)節(jié)的界線開(kāi)始模糊。對(duì)于兩者今后的發(fā)展趨勢(shì)，Johanna Swan也表達(dá)了自己的理解：“在 10 微米間距的混合鍵合時(shí)，這兩個(gè)世界已經(jīng)開(kāi)始融合，我開(kāi)始研究我們正在使用的金屬層的特征低于 10 微米，像 4 微米。晶圓制造和封裝正在融合，這已經(jīng)成為一個(gè)非常重要、有趣的創(chuàng)新場(chǎng)所，因?yàn)樗鼈兊某叽缦嗤?，所以這種放置是非常令人興奮的，使用具有封裝測(cè)試技術(shù)的傳統(tǒng)晶圓廠工具并創(chuàng)造出我們?cè)诜庋b方面進(jìn)行創(chuàng)新的全新領(lǐng)域。