目前中國半導(dǎo)體國產(chǎn)設(shè)備自給率僅約12%，其中前道設(shè)備中含金量最高的關(guān)鍵九類設(shè)備的國產(chǎn)化率皆<10%，甚至在高端工藝中的國產(chǎn)化率近乎為0。國產(chǎn)前道設(shè) 備商還有極大的增長空間，前道設(shè)備也已成為國家的重點(diǎn)扶持方向。目前國產(chǎn)九類前道設(shè)備技術(shù)逐漸成熟，多數(shù)達(dá)14nm先進(jìn)制程，其中國產(chǎn)商最具潛力的領(lǐng)域 包括刻蝕、CVD、PVD、清洗、量測等，國內(nèi)增存量替代空間大。

　　完整PPT報(bào)告內(nèi)容，請(qǐng)?jiān)诶卒h網(wǎng)公眾號(hào)對(duì)話框回復(fù)關(guān)鍵詞“ 21624”獲取。

　　1

　　半導(dǎo)體前道設(shè)備的價(jià)值為何？

　　前道設(shè)備是用于芯片制造的核心設(shè)備，沒有前道設(shè)備就沒有芯片，是半導(dǎo)體產(chǎn)業(yè)鏈的關(guān)鍵支撐，其中又以集成電路為主要應(yīng)用領(lǐng)域。

　　半導(dǎo)體全產(chǎn)業(yè)鏈：設(shè)計(jì)—制造（前道）—封裝（后道）

　　半導(dǎo)體下游主要應(yīng)用為集成電路（2018）

　　前道設(shè)備：行業(yè)價(jià)值量大且集中度高，占Fab資本支出的70%

      前道設(shè)備屬于資金/人才/技術(shù)密集的行業(yè)，技術(shù)領(lǐng)先是行業(yè)競爭關(guān)鍵。根據(jù)SEMI數(shù)據(jù)，2020年全球半導(dǎo)體設(shè)備產(chǎn)值為608億美元。前道設(shè)備在產(chǎn) 業(yè)鏈中屬于輕資產(chǎn)的技術(shù)密集型行業(yè)。技術(shù)領(lǐng)先的設(shè)備才能生產(chǎn)出先進(jìn)制程的芯片，因此技術(shù)是壟斷市場的關(guān)鍵。

　　前道設(shè)備競爭格局寡頭壟斷，行業(yè)領(lǐng)先者享有大部分利潤：近年來芯片制造工藝已經(jīng)發(fā)展至14nm以下的先進(jìn)制程，對(duì)于前道設(shè)備的技術(shù)門檻要 求很高，全球前五大設(shè)備企業(yè)占市場份額70%，形成寡頭壟斷的市場格局，行業(yè)中少數(shù)的企業(yè)享有大部分的市場利潤。

　　半導(dǎo)體設(shè)備支撐10倍大的芯片制造產(chǎn)業(yè)，具有重要放大作用。

　　前道設(shè)備：九種設(shè)備覆蓋八類工藝，是將晶圓制成芯片關(guān)鍵。

　　單 晶 硅 片 制 造：拉單晶 磨外圓 切片 倒角 削磨/研磨 CMP粗拋制 造 （ 前 道 工 藝）：氧化退火 CVD沉積 光刻曝光 刻蝕 離子注入 PVD鍍膜 CMP拋光 清洗（重復(fù)數(shù)十次：通過前道量測設(shè)備（反復(fù)控制工藝質(zhì)量））封 測 （ 后 道 工 藝 ）：晶圓檢測 背面減薄 晶圓切割 引線鍵合 模塑 封裝成型 裝箱

　　前道九類設(shè)備：光刻/刻蝕/CVD三項(xiàng)設(shè)備市場規(guī)模最大

　　爐式設(shè)備

　　具體工藝/涉及材料：氧化/擴(kuò)散/退火工藝  提供硅片氧化退火處理 以達(dá)到要求的氧化環(huán)境  硅片、氧氣惰性氣體等

       國外廠商：AMAT、TEL、日立    國內(nèi)廠商：北方華創(chuàng)

       CVD化學(xué)氣 相沉積設(shè)備

　　具體工藝/涉及材料： 各種材質(zhì)薄膜生長工藝 通過化學(xué)反應(yīng)將氣體物質(zhì) 沉積在硅片上形成薄膜  前驅(qū)氣體、惰性氣體

       國外廠商：AMAT 、LAM、TEL     國內(nèi)廠商：沈陽拓荊

       光刻機(jī)

　　具體工藝/涉及材料： 曝光工藝 將掩模版上圖形通過曝光/ 顯影轉(zhuǎn)移至光刻膠襯底上  光刻膠、惰性氣體等

國外廠商：ASML、Canon、Nikon 光刻機(jī)     國內(nèi)廠商：上海微電子

刻蝕設(shè)備

　　具體工藝/涉及材料： 各種材質(zhì)刻蝕工藝 干法刻蝕通過電漿將光刻 膠上的圖形轉(zhuǎn)移至硅片上  靶材、氧氣、惰性氣體

國外廠商：LAM、TEL、AMAT      國內(nèi)廠商：中微公司、北方華創(chuàng)

前道九類設(shè)備：PVD/清洗/量測設(shè)備市場規(guī)模位于第二梯次

　　前道三大關(guān)鍵設(shè)備：光刻/刻蝕/CVD沉積，決定芯片技術(shù)節(jié)點(diǎn)

圖形轉(zhuǎn)移至芯片的制程如下：（1）薄膜沉積工藝（CVD/氧化）在晶圓上沉積一層待處理的薄膜。（2）光刻工藝：把光刻膠涂抹在薄膜上，再通過 曝光光刻和顯影將光罩上的圖形轉(zhuǎn)移至光刻膠（3）刻蝕工藝：刻蝕晶圓上未被光刻膠覆蓋的區(qū)域，將光刻膠上的圖形轉(zhuǎn)移到晶圓商。最后去除光 刻膠后，即完成圖形從光罩到晶圓的轉(zhuǎn)移。

　　先進(jìn)制程采用多重圖形工藝，實(shí)現(xiàn)芯片微縮：芯片的先進(jìn)制程總共需要數(shù)十層掩模版和數(shù)百道的刻蝕和薄膜沉積工藝。在紫外光波長只有193nm的 情況下，為了使得芯片達(dá)到14nm以下的線距，需通過反復(fù)循環(huán)刻蝕和薄膜沉積，逐層將掩膜板上的細(xì)微結(jié)構(gòu)圖形轉(zhuǎn)移到晶圓上。

　　多重圖形工藝中，光刻/刻蝕/CVD工藝的步驟數(shù)量比例大致為 1：4：2。因此，刻蝕和CVD的工藝用量提升最多，光刻則是單次工藝的成本最高。

　　前道設(shè)備價(jià)值持續(xù)提升：摩爾定律使得每代芯片降本增效

前道設(shè)備的價(jià)值量未來十年可望隨著摩爾定律持續(xù)提升。全球芯片制造龍頭臺(tái)積電已經(jīng)計(jì)劃在2025年以前陸續(xù)推出5nm/3nm/2nm制程芯片，2030 年以前持續(xù)推進(jìn)3D芯片制造和系統(tǒng)性封裝技術(shù)。為了獲得摩爾定律帶來的紅利，芯片制造企業(yè)將通過前道設(shè)備在單位面積內(nèi)放入更多的電晶體。

　　未來十年，行業(yè)已經(jīng)具備延續(xù)摩爾定律的技術(shù)工藝。即使行業(yè)部分聲音認(rèn)為半導(dǎo)體距離制程微縮的極限已經(jīng)不遠(yuǎn)，摩爾定律將逐漸失效。但是縱 觀來看，只要科技持續(xù)創(chuàng)新，就仍然有方法提高電晶體的密度，例如：3D芯片制造技術(shù)和系統(tǒng)性封裝技術(shù)。

　　摩爾定律十年內(nèi)不會(huì)消失：SoC結(jié)合SiP技術(shù)延續(xù)工藝革新

       摩爾定律十年內(nèi)已經(jīng)找到技術(shù)發(fā)展方向， 未來主要將結(jié)合SoC和SiP兩條路徑，帶動(dòng) 前道設(shè)備的需求：

　　 SoC系統(tǒng)級(jí)芯片 （More Moore） SoC是從設(shè)計(jì)角度出發(fā)，通過電路設(shè)計(jì) 將系統(tǒng)所需的組件高度集成到一塊芯 片上，在一個(gè)芯片上集結(jié)了各種功能 模塊，擁有更高的芯片密度和運(yùn)算能 力。但是，近年來SoC芯片的生產(chǎn)成本 越來越高，技術(shù)難度和障礙升高，逐 漸出現(xiàn)技術(shù)瓶頸，因此行業(yè)開始同步 發(fā)展SiP系統(tǒng)級(jí)封裝技術(shù)，將SoC芯片 和存儲(chǔ)芯片或其他功能芯片封裝集成 為一顆新的芯片，提高芯片的性能和 縮小尺寸。

　　SiP系統(tǒng)級(jí)封裝（More than Moore） SiP是從封裝的角度出發(fā)，把多個(gè)半導(dǎo) 體芯片和元器件封裝在同一個(gè)芯片內(nèi) ，組成一個(gè)系統(tǒng)級(jí)的芯片。例如將存 儲(chǔ)芯片和系統(tǒng)級(jí)芯片SoC通過穿孔的方 式連接在一起，使得每單位集成更多 晶體管，大幅提高芯片性能，縮小芯 片尺寸。突破了傳統(tǒng)封裝PCB線寬尺寸 較大的瓶頸。

　　SoC系統(tǒng)級(jí)芯片：鰭式電晶體FET是實(shí)現(xiàn)7nm以下的關(guān)鍵技術(shù)

鰭式電晶體FET結(jié)構(gòu)技術(shù)可以讓閘級(jí)長度（芯片線距）持續(xù)微縮，目前7nm/5nm技術(shù)節(jié)點(diǎn)為FinFet，預(yù)計(jì)2022年后的5nm/3nm將往GAAFet發(fā)展。

　　FinFet已成為14nm以下芯片主流結(jié)構(gòu)：在過去的制程節(jié)點(diǎn)推進(jìn)中，主要是通過縮小電晶體的閘級(jí)長度來減少芯片尺寸。但是隨著閘級(jí)長度變 ?。ㄩl級(jí)和電子通道接觸面積也變小）進(jìn)而導(dǎo)致閘級(jí)電壓調(diào)節(jié)能力變?nèi)酰▽?dǎo)致短路），因此，F(xiàn)inFet立體結(jié)構(gòu)可將閘級(jí)接觸面積由二維增加 為三維，讓減少閘級(jí)長度的同時(shí)也能增加閘級(jí)接觸面積， FinFet已成為14nm以下芯片主流結(jié)構(gòu)。

　　GAAFet（Gate-All-Around）預(yù)計(jì)為3nm以下芯片的電晶體結(jié)構(gòu)，有望在未來幾年保持晶體管持續(xù)微縮發(fā)展：GAAFet是一種多閘極電晶體，通 過環(huán)繞式電子通道設(shè)計(jì)，增加閘級(jí)的接觸面積。GAAFet是當(dāng)前FinFet的進(jìn)化版晶片生產(chǎn)技術(shù)，使晶片更小，處理速度更快且更省電，是一 項(xiàng)全新的電晶體架構(gòu)。根據(jù)行業(yè)預(yù)期，三星和臺(tái)積電均已經(jīng)投入GAAFet技術(shù)研發(fā)。

　　3D芯片制造技術(shù)：從IC設(shè)計(jì)角度集成三維結(jié)構(gòu)芯片提升效能

       3D芯片制造技術(shù)已經(jīng)領(lǐng)先應(yīng)用于3D NAND存儲(chǔ)芯片，未來將有更多芯片嘗試往3D結(jié)構(gòu)方向發(fā)展。

　　3D芯片制造技術(shù)，是除了3D封裝技術(shù)以外，從設(shè)計(jì)角度集成三維結(jié)構(gòu)芯片的方法，但是技術(shù)難度高，目前主要應(yīng)用于存儲(chǔ)芯片NAND和DRAM。

　　存儲(chǔ)芯片通過三維結(jié)構(gòu)增加存儲(chǔ)容量和性能：（1）3D NAND技術(shù)節(jié)點(diǎn)包括64層/96層/128層，行業(yè)預(yù)期未來將疊加至500層，技術(shù)工藝還會(huì)持 續(xù)推進(jìn)。目前三星等國際廠商的技術(shù)節(jié)點(diǎn)即將退出128層結(jié)構(gòu)的3D NAND。（2）DRAM技術(shù)節(jié)點(diǎn)包括1x/1y/1z，目前制程已朝向1y/1z的三維結(jié) 構(gòu)發(fā)展，未來隨著存儲(chǔ)容量提高和芯片尺寸縮小，結(jié)構(gòu)的層數(shù)可望持續(xù)增加。

　　SiP系統(tǒng)性封裝：從封裝角度提高芯片性能的關(guān)鍵技術(shù)

      3D系統(tǒng)性封裝SiP是在芯片線距微縮難度提升的情況下，延續(xù)摩爾定律單位電晶體集成度增加、提高芯片性能的關(guān)鍵技術(shù)。

　　3D封裝大幅提升芯片效能，是未來三至五年的關(guān)鍵發(fā)展方向。（1）2.5D封裝的金屬連線尺寸大約10微米。2.5D封裝通過在硅基板上進(jìn)行矽穿 孔（TSV），間接連接起邏輯芯片和存儲(chǔ)芯片。（2） 3D封裝的金屬連線尺寸大約為10nm。3D封裝是將芯片堆疊進(jìn)行層間穿孔，直接連接起邏輯 電路和存儲(chǔ)芯片。在芯片上直接穿孔的孔徑比起在硅基板上穿孔的尺寸微小近千倍，因此，3D封裝比起2.5D封裝的技術(shù)難度非常大。

　　3D封裝相比2.5D技術(shù)可縮短芯片尺寸、減輕重量達(dá)40-50 倍； 根據(jù)行業(yè)數(shù)據(jù)，在速度方面，3D封裝可節(jié)約的功率使元件運(yùn)轉(zhuǎn)速度加快而不增 加能耗同時(shí)，這種封裝在集成度、性能、功耗等方面更具優(yōu)勢。雖然實(shí)際意義上的3D系統(tǒng)性封裝技術(shù)尚處于研發(fā)階段，但近幾年可以看到越 來越多的 CPU、GPU、 存儲(chǔ)器開始應(yīng)用 TSV 技術(shù)朝向三維結(jié)構(gòu)發(fā)展，技術(shù)出現(xiàn)逐漸成熟的趨勢。

　　前道設(shè)備市場規(guī)模上升：受益于芯片材料/結(jié)構(gòu)/工藝趨向復(fù)雜

前道設(shè)備的市場規(guī)模隨技術(shù)推動(dòng)而持續(xù)上升，一代芯片技術(shù)依賴于一代工藝，而每代工藝都仰賴于前道設(shè)備實(shí)現(xiàn)。

　　材料/結(jié)構(gòu)/工藝的進(jìn)步，使得前道設(shè)備的技術(shù)難度越來愈高，1990至2020年半導(dǎo)體設(shè)備市場規(guī)模持續(xù)增長。（1）材料種類進(jìn)步：Poly-Si、鎢、鋁 —> 鎢、銅—> 鎢、銅、鈷—>新材料。（2）結(jié)構(gòu)技術(shù)進(jìn)步：2D平面結(jié)構(gòu) —> FinFet結(jié)構(gòu)—> GAAFet結(jié)構(gòu)。（3）制程工藝進(jìn)步：光刻技術(shù)—> 多 重圖形工藝—> 深紫外EUV+多重圖形工藝

前道設(shè)備技術(shù)節(jié)點(diǎn)推進(jìn)：每代設(shè)備資本支出平均提升30%

前道設(shè)備資本支出未來五年將大幅增加。邏輯芯片、DRAM和3D NAND未來五年技術(shù)持續(xù)革新，平均每代前道設(shè)備投資額增加30% 。

　?。?）邏輯芯片從28nm至7nm設(shè)備投資額增加100%。（2）DRAM從25nm至16納米設(shè)備投資額增加40%。（3）3D NAND從2D至3D64層投資額增加60%。

　　前道設(shè)備向先進(jìn)制程轉(zhuǎn)移，是未來發(fā)展必然趨勢

　　前道設(shè)備行業(yè)高度壟斷：龍頭企業(yè)以技術(shù)領(lǐng)先壟斷前道設(shè)備前道設(shè)備技術(shù)難度高、行業(yè)壁壘高，前五半導(dǎo)體設(shè)備商分別在不同前道設(shè)備細(xì)分領(lǐng)域具備技術(shù)優(yōu)勢：

　　 前道設(shè)備的行業(yè)集中度增加：2018年全球前十大半導(dǎo)體設(shè)備商占據(jù)市場份額的80%，其中又以前道設(shè)備占比最大（占比80%），因此前十大半導(dǎo)體設(shè)備 商皆以前道設(shè)備為主。前道設(shè)備的技術(shù)門檻隨著技術(shù)革新越來越高，導(dǎo)致行業(yè)集中度越來越高。

　　前五名半導(dǎo)體設(shè)備商，掌握細(xì)分領(lǐng)域市場份額大的前道設(shè)備：（1）AMAT是薄膜沉積設(shè)備的CVD和PVD設(shè)備龍頭。（2）LAM是刻蝕設(shè)備龍頭。（3）京東電子在刻 蝕設(shè)備、CVD設(shè)備穩(wěn)居第二名。（4）ASML是光刻機(jī)龍頭。（5）科磊半導(dǎo)體是檢測設(shè)備龍頭。因此，作為半導(dǎo)體設(shè)備商，前道設(shè)備是主要的競爭關(guān)鍵。

　　2

　　國產(chǎn)前道設(shè)備商迎來機(jī)遇—

　　國內(nèi)下游制造密集擴(kuò)產(chǎn)、國產(chǎn)設(shè)備技術(shù)成熟

　　5G/IoT/AI應(yīng)用驅(qū)動(dòng)：2020年全球半導(dǎo)體設(shè)備市場四千億

新技術(shù)和電子產(chǎn)品—>新一代的芯片工藝—>新一代前道設(shè)備需求。半導(dǎo)體設(shè)備行業(yè)擁有領(lǐng)先反映半導(dǎo)體行業(yè)變化的特質(zhì)，半導(dǎo)體行業(yè)內(nèi)存 在“一代設(shè)備，一代工藝，一代產(chǎn)品”的經(jīng)驗(yàn)，5G/IoT/AI等新技術(shù)興起，將促使半導(dǎo)體設(shè)備出現(xiàn)新一代設(shè)備更換需求。

　　至2020年，全球半導(dǎo)體設(shè)備銷售額預(yù)計(jì)將達(dá)600億美元，近似于4000億元人民幣。根據(jù)SEMI研究數(shù)據(jù)，我們認(rèn)為，半導(dǎo)體設(shè)備市場增長主要 受益于三點(diǎn)：（1）新一代芯片制程工藝提升半導(dǎo)體設(shè)備的價(jià)格和數(shù)量。（2） 5G/IoT/AI等新應(yīng)用帶來芯片制造商擴(kuò)產(chǎn)需求。（3）中國半 導(dǎo)體芯片自主可控趨勢下，中國半導(dǎo)體Fab大規(guī)模擴(kuò)產(chǎn)時(shí)對(duì)半導(dǎo)體設(shè)備的增量需求。

　　中國芯制造需求驅(qū)動(dòng)：2020年中國半導(dǎo)體設(shè)備市場二千億元

中國將成為全球最大的半導(dǎo)體設(shè)備銷售市場，國產(chǎn)設(shè)備商迎來機(jī)遇。根據(jù)SEMI數(shù)據(jù)，至2021年，中國半導(dǎo)體設(shè)備銷售額預(yù)計(jì)為2,161億元。其 中，中國大陸銷售額預(yù)計(jì)為1,151億元、中國臺(tái)灣銷售額預(yù)計(jì)為1,010億元。國內(nèi)巨大的市場需求為國產(chǎn)設(shè)備提供了發(fā)展機(jī)會(huì)。

　　中國半導(dǎo)體設(shè)備的整體國產(chǎn)化率僅12%，其中，前道設(shè)備中含金量最高的關(guān)鍵九類設(shè)備的國產(chǎn)化率皆<10%，甚至在高端工藝中的國產(chǎn)化率近乎 為0。因此，國產(chǎn)前道設(shè)備商還有極大的增長空間，前道設(shè)備也已成為國家的重點(diǎn)扶持方向。

　　產(chǎn)業(yè)轉(zhuǎn)移機(jī)遇：中國為芯片制造中心，全力建構(gòu)中國芯產(chǎn)業(yè)鏈

中國大陸正是第三次半導(dǎo)體產(chǎn)業(yè)鏈轉(zhuǎn)移的目標(biāo)地區(qū)。每一次半導(dǎo)體轉(zhuǎn)移皆會(huì)形成世界級(jí)半導(dǎo)體設(shè)備公司。全球半導(dǎo)體三次轉(zhuǎn)移過程如下：（1）美國轉(zhuǎn)至日本：在日本成就了一批世界級(jí)半導(dǎo)體材料企業(yè)，直至今日依然壟斷全球半導(dǎo)體原材料供應(yīng)。（2）日本轉(zhuǎn)至韓國和中國臺(tái) 灣：在韓國成就了三星、LG、海力士等存儲(chǔ)芯片巨頭，在中國臺(tái)灣則成就了全球半導(dǎo)體制造龍頭臺(tái)積電。（3）從中國臺(tái)灣轉(zhuǎn)移至中國大 陸：國產(chǎn)化趨勢將助力中國半導(dǎo)體巨頭企業(yè)出現(xiàn)。我們預(yù)期中微公司將是此趨勢下的核心受益者。

　　中國大陸的芯片自給率僅15%，為了實(shí)現(xiàn)國內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈安全，前道設(shè)備自主可控將是長周期趨勢。根據(jù)SEMI數(shù)據(jù)，至2018年，中國大陸 集成電路市場規(guī)模為10,540億元，其中國產(chǎn)集成電路市場規(guī)模為1,618億元，自給率僅15%。為了解決國內(nèi)大規(guī)模的芯片貿(mào)易逆差，中國開始 大規(guī)模投入芯片F(xiàn)ab制造，進(jìn)而帶動(dòng)半導(dǎo)體設(shè)備的大量需求。

　　3

　　九類前道設(shè)備——國產(chǎn)商最具潛力的領(lǐng)域：

　　刻蝕、CVD、PVD、清洗、量測

　　1、光刻機(jī)：技術(shù)最難的曝光工藝，完成芯片設(shè)計(jì)圖形轉(zhuǎn)移

光刻機(jī)：芯片設(shè)計(jì)圖形轉(zhuǎn)移工藝，全球市場份額每年近640億元

光刻機(jī)的曝光工藝：通過紫外光源照射掩模版，將掩模版上的圖形縮小十倍刻印在覆蓋晶圓的光刻膠之上，完成圖形從掩模版轉(zhuǎn)移至芯片。光刻工藝的流程為（1）光刻膠涂抹：將光刻膠按照離心力均勻涂抹在晶圓上；（2）前烘烤：軟烤光刻膠；（3）光刻曝光：使用光學(xué)系統(tǒng)，以紫外光照 射掩模版，使得光刻膠上沒有掩模版遮蔽的區(qū)域化學(xué)鍵會(huì)遭到破壞，過程中光源從掩模版投影到晶圓上的圖形節(jié)點(diǎn)大約會(huì)縮小4至10倍，因此，光 刻曝光是芯片制程微縮的關(guān)鍵工藝。例如10nm的芯片是通過100nm的掩模版投影形成；（4） 后烘烤：硬烤光刻膠。（5）化學(xué)顯影：使用顯影液將化 學(xué)鍵被破壞的光刻膠溶解去除，在光刻膠上顯影出芯片圖形，分為正光阻和負(fù)光阻兩種，現(xiàn)在普遍使用正光阻；

　　光刻工藝的設(shè)備主要分為兩種：（1）光刻曝光設(shè)備；（2）涂膠顯影設(shè)備。其中曝光光刻設(shè)備的技術(shù)難度和價(jià)值較高，是關(guān)鍵前道設(shè)備之一。

　　光刻機(jī)：技術(shù)精度要求高，設(shè)備單價(jià)隨技術(shù)革新翻倍增長光刻機(jī)是Fab中價(jià)格最貴的設(shè)備；芯片生產(chǎn)中需要20至30次光刻，耗費(fèi)時(shí)間約為全部工藝的40%至60%；工藝成本極高，約為整個(gè)芯片制造工藝的30%。

　　光刻機(jī)的價(jià)格隨技術(shù)工藝革新翻倍增長：12寸0.13微米制程的光刻機(jī)價(jià)格約為1億元，而12寸45納米沉浸式光刻機(jī)約為4億元，12寸5納米極紫外光 （EUV）的光刻機(jī)更高達(dá)8億元，超過一臺(tái)F22戰(zhàn)斗機(jī)的價(jià)格，由于光刻機(jī)的技術(shù)高、生產(chǎn)難的特性，全球只有ASML能提供先進(jìn)制程的光刻設(shè)備。

　　光刻機(jī)的制造技術(shù)難點(diǎn)：在于將光學(xué)系統(tǒng)應(yīng)用于納米級(jí)制程時(shí)，光學(xué)系統(tǒng)將非常復(fù)雜，技術(shù)涉及精密光學(xué)、精密軌跡運(yùn)動(dòng)控制、高精度環(huán)境控制 等多項(xiàng)先進(jìn)技術(shù)，且每一項(xiàng)技術(shù)的精密程度皆會(huì)影響工藝的結(jié)果，因此，即使價(jià)格高昂產(chǎn)能依舊不足，最先進(jìn)的EUV光刻設(shè)備甚至呈現(xiàn)供不應(yīng)求。

　　光刻機(jī)：核心零部件為光源、物鏡、精密控制系統(tǒng)光刻機(jī)中主要的裝置為光學(xué)系統(tǒng)，其中光源、物鏡是最關(guān)鍵的零部件，分別掌握著光源波長和數(shù)值孔徑，是影響芯片制程線距的關(guān)鍵。

　　光刻原理：光源產(chǎn)生光束經(jīng)由矯正器和能量控制器達(dá)到適當(dāng)能量，照射在掩模版上，通過物鏡補(bǔ)償光學(xué)誤差，將圖形縮小映射在涂抹光刻膠的晶圓。

　　光源：ArF沉浸式紫外光（14nm）至EUV極紫外光（10nm以下）ArF紫外光源在沉浸式光刻技術(shù)拓展下的物理極限是45nm，即使通過多重圖形工藝可以延續(xù)至14nm，但是10nm以下勢必將采用EUV光源。

　　光源的創(chuàng)新和投影系統(tǒng)的改進(jìn)是光刻機(jī)性能增加的關(guān)鍵。每一次光源改進(jìn)都大幅提升了芯片的制程節(jié)點(diǎn)，從ArF紫外光進(jìn)步至EUV紫外光，光源 波長更是大躍進(jìn)縮短（從193nm至13.5nm），即使EUV光刻機(jī)因技術(shù)困難而產(chǎn)能受限，但隨著技術(shù)成熟，EUV光刻機(jī)勢必為先進(jìn)制程的關(guān)鍵設(shè)備。

　　ArF沉浸式紫外光+多重圖形工藝：制程從1.6 μm縮至14nmArF沉浸式紫外光結(jié)合多重圖形工藝突破光源波長的技術(shù)極限，實(shí)現(xiàn)芯片制程微縮至14nm，為2020年國內(nèi)芯片制造商量產(chǎn)14nm芯片的主要光刻技術(shù)。沉浸式光刻技術(shù)：2000年，ArF紫外光的193nm成為技術(shù)瓶頸，繼續(xù)向下縮短光源波長非常難，難以再通過降低曝光波長提高分辨率。因此，ASML 聯(lián)手臺(tái)積電在2007年開發(fā)出沉浸式光刻技術(shù)，由于透鏡的折射率在水中的差異比空氣中小，通過將透鏡和晶圓浸入水中，紫外光經(jīng)由透鏡與水之 間反射截面較小，數(shù)值孔徑可從傳統(tǒng)光刻的0.3提升為沉浸式式光刻的1.35，使得芯片制程從65nm得以向下微縮至40nm。

　　多重圖形工藝是沉浸式光刻技術(shù)下芯片制程從40nm向下微縮至14nm的關(guān)鍵。多重圖形工藝可分兩種：以多次光刻為主的間距分離技術(shù)（LELE）和 以多次刻蝕加上薄膜沉積工藝為主的間距分割技術(shù)（SAMP），由于前者需經(jīng)過多次重復(fù)曝光，對(duì)于對(duì)準(zhǔn)精度要求苛刻，導(dǎo)致成本較高；相較之下， SAMP技術(shù)只需一次高等級(jí)光刻工藝，剩余芯片微縮主要通過刻蝕和沉積工藝完成，從二重圖形（SADP）跨越至四重圖形（SAQP）在成本上也不會(huì)增 加太多，因此已成為目前芯片從40nm向下微縮至14nm的關(guān)鍵工藝。

　　EUV極紫外光：10nm以下制程關(guān)鍵，2020年進(jìn)入需求爆發(fā)期EUV極紫外光刻機(jī)可望迎來需求爆發(fā)期，臺(tái)積電2019年已經(jīng)成功基于EUV極紫外光量產(chǎn)7nm+芯片，全球主要芯片制造商也陸續(xù)進(jìn)入14nm以下先進(jìn)制程。

　　集成電路領(lǐng)域的邏輯芯片/存儲(chǔ)芯片（DRAM/NAND）皆需要使用波長為13.5nm的極紫外光EUV，實(shí)現(xiàn)先進(jìn)制程10nm/7nm/5nm/3nm的芯片生產(chǎn)。

　　EUV技術(shù)在產(chǎn)能和功耗等效能正在逐漸提升：EUV紫外光刻機(jī)的技術(shù)原理是將高功率的二氧化碳激光以每秒5萬次打在直徑為30微米的錫液滴上，通 過高功率激光蒸發(fā)錫滴，使得電子脫落激發(fā)電漿產(chǎn)生極紫外光。極紫外光設(shè)備造價(jià)昂貴在于其技術(shù)難度非常高。

　　技術(shù)難點(diǎn)包括：（1）極紫外光的 收集：極紫外光容易被鏡頭玻璃和各種材料吸收，因此需在真空環(huán)境下操作，并使用布拉格反射鏡代替透鏡，一臺(tái)EUV光刻機(jī)得經(jīng)過十幾面反射 鏡，將光從光源一路反射至晶圓，但是過程中光線也會(huì)被鏡面不斷吸收，導(dǎo)致最后的光線剩下2%。（2）射線功率提升：光線被多重吸收導(dǎo)致?lián)p耗 過多功率不足。（3）掩模版和光刻膠的技術(shù)革新：EUV光刻機(jī)采用不同的光源和反射光進(jìn)行光刻，因此掩模版和光刻校的化學(xué)反應(yīng)將不同，材料也 需要對(duì)應(yīng)改進(jìn)。（4）產(chǎn)能的提升：2017-2019年EUV光刻機(jī)產(chǎn)能從125片/H提升至155片/H，但相較于沉浸式光刻機(jī)的275片/H，還有提升空間。

　　EUV極紫外光：提升光刻圖形的分辨率，芯片制造高效化EUV極紫外光刻機(jī)相較于上一代ArF沉浸式紫外光源在圖形分辨率、制造時(shí)間、芯片設(shè)計(jì)的空間和芯片布局面積等皆具有優(yōu)勢。

　　EUV技術(shù)導(dǎo)入芯片圖形保真度可望提升70%、圖形面積減小50% ：根據(jù)三星數(shù)據(jù)，采用EUV技術(shù)的光刻圖形，保真度顯著優(yōu)于ArF的多重曝光工藝，其 差距達(dá)到70%。在版圖設(shè)計(jì)方面，EUV可以簡化布線，甚至降低設(shè)計(jì)復(fù)雜性，EUV技術(shù)與ArF的多重圖形技術(shù)相比，面積可縮小達(dá)50%……EUV技術(shù)大幅精簡光刻次數(shù)且成像效果更好：EUV可以刻出更細(xì)微的圖形，減少多重圖形工藝步驟數(shù)，使芯片微縮制造更為簡單、成像效果更佳。？ EUV技術(shù)節(jié)省制造時(shí)間：單次EUV曝光可以取代3次或更多的光學(xué)曝光，每個(gè)掩膜層制造可以節(jié)省大約1.5天時(shí)間圖片

　　EUV極紫外光：支撐多重圖形工藝延續(xù)，降低芯片制作成本EUV極紫外光刻機(jī)大幅降低多重圖形工藝的步驟數(shù)，進(jìn)而降低芯片制造的成本和難度，提升芯片良率。

　　EUV光刻機(jī)導(dǎo)入7nm先進(jìn)制程后大幅降本增效，是7nm以下制程不可替代的關(guān)鍵設(shè)備 ? 減少50%以上的工藝步驟數(shù)量和復(fù)雜度，提升產(chǎn)品良率：采用EUV光刻機(jī)刻出更細(xì)的圖形，取代過多的多重圖形工藝。在多重圖案工藝下，從二重圖 形/四重圖形/八重圖形的循環(huán)過程中，制程復(fù)雜度呈現(xiàn)幾何級(jí)別上升。因此，多重圖形工藝執(zhí)行的越多，良率的問題倍數(shù)和困難度將指數(shù)增加。

　　在實(shí)際制造流程中，EUV+SADP（雙重圖形工藝）可以取代 ArF沉浸式光刻+SAQP（四重圖形工藝），使得工藝數(shù)量減少一半以上。

　　降低50%以上的生產(chǎn)成本：EUV降低了芯片制造過程中成本最高的光刻次數(shù)，有效降低多重圖形工藝導(dǎo)致成本倍增的情況。

　　2、刻蝕設(shè)備：多重圖形刻蝕工藝，雕塑芯片往10nm以下微縮刻蝕設(shè)備：雕塑芯片使制程微縮，全球市場份額每年近770億元刻蝕工藝：通過多重圖形工藝“多次刻蝕”，使先進(jìn)制程芯片線距得以持續(xù)微縮。預(yù)計(jì)2020年EUV光刻機(jī)導(dǎo)入后，多重圖形工藝仍然將繼續(xù)沿用。

　　刻蝕工藝在先進(jìn)制程大量采用：SAMP間距分割技術(shù)（也稱側(cè)壁圖像轉(zhuǎn)移技）是多次刻蝕為主的多重圖形工藝。SAMP通過一次高等級(jí)光刻，結(jié)合多次刻 蝕和CVD沉積工藝制作出芯片的細(xì)微圖形，相較于LELE多重曝光技術(shù)，SAMP在10nm以下的復(fù)雜制程更具成本優(yōu)勢，已成為先進(jìn)制程芯片的主流技術(shù)工 藝。SAMP可分為SADP和SAQP兩種，其中，SADP二重圖形工藝是通過刻蝕將原圖形的制程縮小2倍，SAQP四重圖形工藝是將圖形縮小為4倍。

　　刻蝕工藝數(shù)量大幅增加：在廣泛應(yīng)用的四重圖形工藝中，光刻/刻蝕/CVD的工藝數(shù)量比例大致為1：4：2，因此刻蝕的工藝數(shù)量大幅增加?？涛g設(shè)備需求量快速增長：受益于多重圖形工藝，先進(jìn)制程Fab的刻蝕工藝步驟增加，為了保障工藝穩(wěn)定，一道刻蝕工藝即由一臺(tái)刻蝕設(shè)備負(fù)責(zé)。

　　刻蝕技術(shù)：等離子體刻蝕（干法）是先進(jìn)制程的主流工藝等離子體刻蝕技術(shù)（干法刻蝕）可以刻蝕出“納米”級(jí)別的孔槽，因此，在集成電路先進(jìn)制程中已成為目前主流技術(shù)，占比95%以上 。

　　干法刻蝕是應(yīng)用等離子技術(shù)的刻蝕方法，通過反應(yīng)腔生成電漿與硅片發(fā)生物理或化學(xué)反應(yīng)（或兩種反應(yīng)結(jié)合），從而去掉暴露的表面材料。干法刻 蝕的優(yōu)點(diǎn)在于圖形保真度好、圖形分辨率高，且可用于濕法刻蝕很難刻蝕的薄膜如氮化硅等材料，但設(shè)備復(fù)雜昂貴，是集成電路領(lǐng)域主要刻蝕技 術(shù)。

　　濕法刻蝕是以液體化學(xué)試劑以化學(xué)方式（如酸、堿和溶劑等）去除硅片表面的材料。濕法刻蝕的化學(xué)反應(yīng)擁有選擇比高（正確的去除要刻蝕的材料 而不影響其他材料），反應(yīng)速度快（刻蝕效率高）等優(yōu)勢，但是化學(xué)反應(yīng)不具有方向性（各項(xiàng)同性的刻蝕），難以控制物質(zhì)和器件的反應(yīng)面積，因 此刻蝕圖形保真度低、清除性差，大多只使用在刻蝕尺寸較大（ 3微米以上）的圖形上。目前在大規(guī)模集成電路制造中，正被干法刻蝕所替代。

　　ALE原子層刻蝕：較等離子體刻蝕精準(zhǔn)的新一代刻蝕技術(shù)原子層刻蝕是新一代刻蝕技術(shù)，用于刻蝕精細(xì)圖形結(jié)構(gòu)，有鑒于其刻蝕速率慢、成本較高，并不會(huì)取代傳統(tǒng)等離子體刻蝕，而是作為技術(shù)互補(bǔ)。

　　等離子體刻蝕遇到困難，多重圖形工藝使得芯片結(jié)構(gòu)更小更復(fù)雜：等離子體刻蝕通過高溫高壓轟擊進(jìn)行刻蝕，雖然快速高效，但是容易損壞芯片結(jié) 構(gòu)，且在反復(fù)刻蝕循環(huán)后，一個(gè)電晶體閘極結(jié)構(gòu)可微縮至10nm，制程中只允許在1nm范圍變化，等離子體刻蝕在深寬比/選擇比/均勻性上出現(xiàn)難 關(guān)。

　　原子層刻蝕（ALE）具備超高選擇比和均勻性，可以更精準(zhǔn)控制刻蝕區(qū)域。ALE技術(shù)將刻蝕工藝分為：一、改變表面性質(zhì)（將氯氣分子吸附材料表面 形成氯化層）；二、去除已變化的表面物質(zhì)（引入氬離子去除表面的氯化層）兩個(gè)步驟，此刻蝕技術(shù)具備自限制性，表面飽和及反應(yīng)停止。因此，刻蝕 工藝的控制性高、均勻度好且為各項(xiàng)同性。目前，主要應(yīng)用于傳統(tǒng)刻蝕無法處理的細(xì)微的孔洞和結(jié)構(gòu)，隨著結(jié)構(gòu)精細(xì)化，未來應(yīng)用場景可望增加。

　　ALE原子層刻蝕：在先進(jìn)工藝精細(xì)結(jié)構(gòu)的應(yīng)用需求日益增長原子層刻蝕目前可應(yīng)用在電晶體SAC結(jié)構(gòu)、EUV光刻、GAAFet工藝，隨著芯片更精細(xì)和出現(xiàn)三維結(jié)構(gòu)（FinFet和3D NAND），ALE的應(yīng)用需求正日益增長。

　　原子層刻蝕在先進(jìn)制程工藝中用于要求精細(xì)的結(jié)構(gòu)，2020年市場規(guī)模達(dá)4.5億美元。（1）電晶體SAC工藝應(yīng)用：SAC工藝在晶體管柵極上方添加保護(hù) 性介電層，防止觸點(diǎn)對(duì)柵極短路。ALE可用于精準(zhǔn)塑造出接觸孔輪廓，而不損傷間隔層；（2）EUV光刻工藝應(yīng)用：導(dǎo)入EUV光刻后EUV掩模版會(huì)引起線 邊源粗糙，目前可用ALE的高均勻度將邊源粗糙變平滑。（3）GAAFet工藝應(yīng)用：需要制作系硅鍺和硅交替層組成的超晶格機(jī)構(gòu)。在工藝過程中，硅 鍺層必須被去除而不接觸硅層。此工藝目前只能通過ALE完成。綜上所述，根據(jù)晨星公司數(shù)據(jù)，至2020年，ALE在內(nèi)的選擇性刻蝕市場達(dá)4.5億美元。

　　3、CVD設(shè)備：多重圖形沉積工藝，堆疊芯片多層結(jié)構(gòu)CVD設(shè)備：多重圖形工藝+金屬層堆疊，推動(dòng)CVD工藝持續(xù)增加技術(shù)節(jié)點(diǎn)愈先進(jìn)的芯片金屬層數(shù)愈多，大幅提升CVD工藝的介電質(zhì)薄膜沉積的用量。金屬層的介電質(zhì)材料需通過CVD逐層沉積，例如0.18微米的芯片 工藝金屬層數(shù)為4至8層，65nm工藝為11層，先進(jìn)制程20nm以下的芯片金屬層數(shù)可達(dá)20層以上。通過CVD工藝增加金屬層數(shù)可以使得芯片單位面積內(nèi) 的連線密度增加，從而減少芯片的總體面積；有利于設(shè)計(jì)出充裕供電的電源網(wǎng)絡(luò)；解決布線擁塞的問題。

　　ALD原子層沉積：較等離子體CVD精準(zhǔn)的新一代薄膜沉積技術(shù)ALD原子層沉積是下一代的化學(xué)薄膜沉積技術(shù)，具備表面自限制、自飽和吸附的特點(diǎn)，制備出來的薄膜具有優(yōu)異的精細(xì)度，在先進(jìn)制程中被廣泛應(yīng)用。

　　ALD原子層沉積工藝流程：（1）首先將第一種前驅(qū)體注入反應(yīng)腔中，使得基材（一般是晶圓）表面皆吸附上前驅(qū)體，此反應(yīng)具有自限制性的特性， 一旦晶圓全區(qū)域被覆蓋，吸附會(huì)隨即停止，過剩的前驅(qū)體不會(huì)再進(jìn)行反應(yīng)，（2）清除多余未反應(yīng)的前驅(qū)體及副產(chǎn)物。（3）將第二種前驅(qū)體注入并 吸附基材表面，和第一層的表面附著物發(fā)生化學(xué)反應(yīng)，進(jìn)而生成所需的薄膜材料，此反應(yīng)也是自限制的，一但前驅(qū)體耗盡，反應(yīng)將立即停止，因此 控制性較高。（4）清除多余未反應(yīng)的前驅(qū)體和副產(chǎn)物。通過反復(fù)進(jìn)行以上工藝，將可以生成出制程所需的薄膜厚度。

　　ALD原子層主要分為兩種，傳統(tǒng)加熱ALD、等離子體ALD：傳統(tǒng)ALD技術(shù)由熱能驅(qū)動(dòng)前驅(qū)體完成反應(yīng)。等離子體輔助式ALD技術(shù)則是目前新興技術(shù)，可 以在更低溫的環(huán)境下，制作過去無法實(shí)現(xiàn)的特殊薄膜材料。

　　國際VS國內(nèi)：AMAT技術(shù)全球領(lǐng)先，國產(chǎn)沈陽拓荊技術(shù)急起直追AMAT的CVD設(shè)備協(xié)同效應(yīng)占據(jù)第一，大致和LAM、TEL三分天下；國產(chǎn)方面：沈陽拓荊棘在集成電路領(lǐng)域技術(shù)領(lǐng)先，14nm技術(shù)節(jié)點(diǎn)接近國際技術(shù)水平。

　　國際刻蝕設(shè)備商：AMAT的薄膜沉積設(shè)備技術(shù)水平全球領(lǐng)先，憑借產(chǎn)品組合的協(xié)同優(yōu)勢占據(jù)第一，但整體而言，各家大廠的CVD設(shè)備技術(shù)在伯仲之 間。

　　國產(chǎn)刻蝕設(shè)備商：國內(nèi)CVD設(shè)備供應(yīng)商有沈陽拓荊、北方華創(chuàng)、中微公司。其中，沈陽拓荊是國內(nèi)唯一具備供應(yīng)于12寸晶圓廠的先進(jìn)制程集成電路 領(lǐng)域的CVD設(shè)備供應(yīng)商，技術(shù)節(jié)點(diǎn)已達(dá)到14nm。北方華創(chuàng)CVD設(shè)備主要用于8寸晶圓廠各個(gè)領(lǐng)域。中微公司的MOCVD設(shè)備主要用于LED芯片的制備。

　　4、PVD設(shè)備：金屬化沉積工藝，實(shí)現(xiàn)芯片導(dǎo)線互連PVD設(shè)備：互連工藝中銅是金屬導(dǎo)線主要材料

　　銅是互連層之間的主流金屬導(dǎo)線材料，在現(xiàn)有材料中具備較低的電阻、更快的傳輸速度、較高的可靠性和性價(jià)比。

　　銅互連的技術(shù)難度隨金屬層數(shù)增加而提升：銅金屬導(dǎo)線是金屬層之間互連的關(guān)鍵，隨金屬層數(shù)增加，技術(shù)制備隨著制程微縮而變難，在銅導(dǎo)線的制 備過程中還需沉積鉭（Ta/TaM）薄膜作為阻擋層，用來防止銅污染介電質(zhì)層，阻擋層的薄膜越來愈小越來越窄，因此技術(shù)難度高。

　　銅取代鋁，采用大馬士革工藝備制金屬導(dǎo)線：銅是近二十年來金屬導(dǎo)線的主流工藝，銅的導(dǎo)電性比鋁更好，且在先進(jìn)制程微縮中銅導(dǎo)線可以隨著晶 體管尺寸進(jìn)行縮放。銅導(dǎo)線制程一般采用PVD電鍍工藝，又稱為大馬士革工藝，將銅鑲嵌在刻蝕好的介電質(zhì)圖形中。鋁金屬導(dǎo)線的缺點(diǎn)：鋁為在銅 以前的幾十年主要的互連線材料，但是鋁容易產(chǎn)生尖楔現(xiàn)象，引發(fā)PN結(jié)失效造成短路，因此逐漸被銅取代。

　　鎢：用于局部互連和連接電晶體的接觸孔主要材料鎢是局部互連層和接觸孔主流材料（以CVD制備），具有較低電阻率而廣泛應(yīng)用，但是隨制程推進(jìn)，接觸孔越來越小且窄，鎢在12nm制程遇到物理極限。？ 鎢沉積薄膜的厚度已經(jīng)遇到物理限制，隨著晶體管微縮至12nm后，鎢無法再進(jìn)一步縮小。因此，10nm以下的先進(jìn)制程芯片鎢開始被鈷部分取代。

　　鈷：較鎢和銅電性更好，是10nm以下先進(jìn)制程關(guān)鍵材料鈷金屬材料可以突破現(xiàn)有金屬材料的物理限制，釋放10nm以下先進(jìn)制程芯片的性能，是先進(jìn)制程的關(guān)鍵材料。

　　鈷：先進(jìn)制程導(dǎo)入鈷材料，使芯片運(yùn)行速度提升圖片

　　鈷：已經(jīng)在7nm制程取代鎢和銅的部分應(yīng)用

　　摩爾定律下芯片材料必須滿足技術(shù)制程微縮，得以改善芯片性能、功耗和單位面積成本，如今鈷將取代鎢和銅延續(xù)摩爾定律發(fā)展。？ 銅和鎢在12納米的局部互連和接觸孔迎來物理極限，導(dǎo)致釋放FinFET工藝芯片出現(xiàn)瓶頸，鈷金屬有望在10nm以下先進(jìn)制程中延續(xù)摩爾定律發(fā)展。

　　鈷目前只會(huì)取代部分的鎢和銅，不會(huì)完全取代：根據(jù)TEM數(shù)據(jù)，7nm制程芯片中的接觸孔，鈷只有取代一半（下層）的接觸孔，另外一半（上層） 依然采用鎢，由于在實(shí)際應(yīng)用上制程尚未成熟，鈷在接觸孔還無法完全取代鎢，但是應(yīng)用量可望持續(xù)增長。

　　5、離子注入設(shè)備：離子摻雜工藝，激活芯片生命力離子注入設(shè)備：取代擴(kuò)散技術(shù)成為納米級(jí)芯片主流參雜工藝離子注入技術(shù)已經(jīng)逐漸取代擴(kuò)散技術(shù)，受益其技術(shù)特性在先進(jìn)制程芯片的注入?yún)㈦s物濃度和深度輪廓分布更為精密。

　　離子注入已經(jīng)成為主流摻雜技術(shù)：摻雜制程可分為擴(kuò)散和離子注入兩種技術(shù)，摻雜制程是指在硅晶圓中加入雜質(zhì)元素，進(jìn)而改變晶圓襯底材料的電 學(xué)性質(zhì)，是半導(dǎo)體制程中關(guān)鍵的工藝技術(shù)。根據(jù)摻雜的技術(shù)原理，摻雜可分為熱擴(kuò)散和離子注入兩種，由于在現(xiàn)代先進(jìn)集成電路生產(chǎn)環(huán)節(jié)中，需要 更精密的摻雜物濃度、摻雜能量、擴(kuò)散情況等參數(shù)控制，離子注入的技術(shù)特性相當(dāng)符合，已成為芯片主要摻雜方式。

　　離子注入技術(shù)具備低溫和精密度高的優(yōu)勢，可以在芯片制成尺寸更小、空間結(jié)構(gòu)更復(fù)雜的情況下實(shí)現(xiàn)元素?fù)诫s，但是會(huì)對(duì)晶格產(chǎn)生損傷。

　　離子注入技術(shù)：通過退火工藝修補(bǔ)注入時(shí)造成的電晶體損傷離子注入工藝過程中的離子轟擊會(huì)導(dǎo)致的硅晶格被破壞，必須通過退火工藝修復(fù)硅晶格才能激活摻雜后的電晶體。

　　離子注入工藝導(dǎo)致晶格損傷。離子注入工藝中，帶有能量的正離子束轟擊摻雜，同時(shí)導(dǎo)致硅原子撞擊出晶格結(jié)構(gòu)而損傷硅片晶格。如果注入的雜質(zhì) 量較多，還可能使得注入層比拿出非晶結(jié)構(gòu)，導(dǎo)致間隙雜質(zhì)無法表現(xiàn)出相應(yīng)的電學(xué)性質(zhì)，因此需通過高溫退火過程后才能激活摻雜的雜質(zhì)元素。

　　退火工藝被用于修復(fù)晶格損傷。通過快速熱處理設(shè)備RTP，用極快的升溫和在目標(biāo)溫度1000度C左右短暫的持續(xù)時(shí)間對(duì)硅片進(jìn)行處理，快速的升溫過 程和短暫的持續(xù)時(shí)間能夠修復(fù)晶格缺陷，進(jìn)而激活雜質(zhì)，優(yōu)化芯片在離子注入工藝后的導(dǎo)電性能。

　　離子注入設(shè)備：等離子體注入控制系統(tǒng)為關(guān)鍵技術(shù)離子注入設(shè)備是前道設(shè)備中最復(fù)雜的設(shè)備之一，最主要由離子源、離子質(zhì)量分析器、離子加速器、掃描系統(tǒng)四個(gè)零部件組成。？ 離子注入工藝主要流程：（1）離子源：將氣體形態(tài)的摻雜化合物原材料導(dǎo)入反應(yīng)腔，加入電場和磁場交作用形成電漿等離子體。（2）離子加速 器：離子束從反應(yīng)腔萃取出來后，將受到電場牽引而加速前進(jìn)，并在通過磁場后進(jìn)行二次加速，提高離子束射程。（3）離子質(zhì)量分析器：通過質(zhì) 量分析器篩選需要的離子源。（4）掃面系統(tǒng)：通過精準(zhǔn)的離子掃描系統(tǒng)，保障摻雜離子能夠均勻地注入至整個(gè)硅晶圓上。？ 為了使得電晶體在整個(gè)芯片上能表現(xiàn)的正常甚至更好，在離子注入制程后，必須通過監(jiān)控與量測維持制程的穩(wěn)定性。

　　離子注入設(shè)備：中、低濃度離子束是先進(jìn)制程關(guān)鍵技術(shù)離子注入設(shè)備按照離子束的濃度可分為高能量、高電流、中/低電流離子束三種設(shè)備。

　　離子注入工藝中必須遵守三大方向控制注入工藝的精度：（1）摻雜物類型；（2）接觸面深度；（3）摻雜物濃度。在芯片制程中，必須清楚知道每 一區(qū)的摻雜濃度與接觸面深度，因此，必須精準(zhǔn)控制離子注入的能量和離子束的電流。所以為了應(yīng)對(duì)不同的制程工藝和半導(dǎo)體材料，需要采用不同 類型的離子注入設(shè)備達(dá)到制作的需求。

　　中、低電流的離子束注入設(shè)備隨著芯片結(jié)構(gòu)精細(xì)化而逐漸增加。常用的生產(chǎn)型離子注入設(shè)備主要有三種類型：（1）高能量離子束：超高能量的深 度摻雜；（2）高電流離子束：高能量的源極和漏極摻雜；（3）中/低電流離子束：低能量的精細(xì)工藝結(jié)構(gòu)。

　　六、CMP研磨設(shè)備：化學(xué)機(jī)械拋光工藝，芯片結(jié)構(gòu)平整化CMP研磨設(shè)備：芯片結(jié)構(gòu)平整化，全球市場份額每年近120億元CMP化學(xué)機(jī)械拋光研磨工藝是使芯片中的金屬導(dǎo)線平坦化的關(guān)鍵，使得芯片可以實(shí)現(xiàn)更密集的電路，提高芯片效能、減小芯片尺寸。

　　CMP是以化學(xué)腐蝕和機(jī)械力對(duì)加工過程中的硅晶圓或其他襯底材料進(jìn)行平滑處理：CMP制程是通過將硅片固定在拋光頭的最下面，將拋光墊放置在 研磨盤上，由拋光頭以一定的壓力壓在旋轉(zhuǎn)的拋光墊上進(jìn)行拋光。在拋光過程中，亞微米和納米磨粒和化學(xué)溶液組成的拋光液會(huì)在硅片和拋光墊 之間流動(dòng)，在離心力的作用下，通過拋光液研磨和機(jī)械設(shè)備的摩擦作用，將化學(xué)反應(yīng)物從硅片表面去除并溶解帶走，實(shí)現(xiàn)硅片的高精度平坦化。

　　CMP市場可分為設(shè)備和材料，其中CMP設(shè)備占比32%。CMP材料占比68%。

　　CMP研磨技術(shù)：需要拋光材料和設(shè)備之間的精密合作CMP研磨工藝中是在設(shè)備高速運(yùn)轉(zhuǎn)下實(shí)現(xiàn)納米級(jí)的細(xì)微研磨，需要化學(xué)材料和機(jī)械設(shè)備之間的精密合作，才能實(shí)現(xiàn)完美的研磨效果。

　　CMP設(shè)備：負(fù)責(zé)機(jī)械研磨拋光。CMP設(shè)備為維持研磨過程中整片芯片與研磨墊之間均勻接觸，需要實(shí)時(shí)針對(duì)研磨頭與研磨平臺(tái)進(jìn)行方向調(diào)整和向下 施壓的校準(zhǔn)，過程中參數(shù)復(fù)雜且精密。其中，主要的零部件包括（1）研磨頭；（2）研磨墊整理器；（3）檢測系統(tǒng)；（4）清洗系統(tǒng)。

　　CMP材料：負(fù)責(zé)化學(xué)反應(yīng)移除目標(biāo)化合物。CMP工藝需要加入化學(xué)品和芯片表面產(chǎn)生的化學(xué)反應(yīng)，配合機(jī)械研磨精度才能到達(dá)納米級(jí)別，CMP材料主 要包括（1）拋光液；（2）拋光墊。

　　CMP材料：拋光液是含金量最高的耗材

　　CMP拋光液技術(shù)難度高、產(chǎn)品價(jià)格貴，市場價(jià)值較大。拋光液是CMP制程中必備的一次性耗材，其中配方高達(dá)一百種物質(zhì)以上，技術(shù)相當(dāng)復(fù)雜。拋光液影響研磨效果的關(guān)鍵參數(shù)包括：研磨顆粒大小、研磨顆粒含量、研磨顆粒的凝聚度、酸堿度、氧化劑含量、流量、粘滯系數(shù)等，是對(duì)拋光 效果的影響最多的拋光材料，且隨著半導(dǎo)體材料復(fù)雜化，還需要開發(fā)新的拋光液進(jìn)行研磨。

　　7、爐式設(shè)備：熱處理工藝，芯片的氧化/擴(kuò)散/退火爐式設(shè)備：芯片熱處理技術(shù)，全球市場份額每年近120億元爐式設(shè)備用于前道制程中的熱處理工藝，在500℃至1000℃高溫環(huán)境中進(jìn)行氧化/擴(kuò)散/退火等關(guān)鍵制程。

　　熱處理工藝主要為氧化/擴(kuò)散/退火三項(xiàng)：芯片制程中需通過熱處理工藝反復(fù)進(jìn)行，熱處理主要是為了熱擴(kuò)散、再結(jié)晶、轉(zhuǎn)移物質(zhì)相、去除變形等 制程。熱處理工藝包括氧化、驅(qū)散、驅(qū)入、沉積、退火和熱燒結(jié)等，將芯片經(jīng)過熱處理后得以進(jìn)行下一步前道工藝。

　　爐管設(shè)備主要分為立式爐/臥式爐/RTP設(shè)備三種：（1）立式爐和臥式爐是傳統(tǒng)的爐管式熱處理設(shè)備：分別以水平和垂直的方式將晶圓送至管狀反 應(yīng)腔中進(jìn)行高溫處理，其中，立式爐逐漸取代占地面積太大的臥式爐。（2）RTP快速熱處理設(shè)備：是通過輻射熱源照射單片晶圓進(jìn)行高溫反應(yīng)， 由于一次專注于加熱一片晶圓，熱處理的控制精度大幅提升，因此，在先進(jìn)制程工藝中RTP設(shè)備的應(yīng)用正逐漸增加。

　　熱處理技術(shù)：芯片的退火、氧化為主要應(yīng)用領(lǐng)域圖片

　　爐式設(shè)備：立式爐管是目前主要的熱處理設(shè)備

　　立式爐是目前使用最廣泛的爐式設(shè)備，具備批量化加熱處理、低成本的優(yōu)點(diǎn)，但是在加熱和退火的速度和控制精密度不如RTP設(shè)備。

　　立式爐廣泛應(yīng)用于8寸和12寸的集成電路制造：立式爐制程中將晶圓置于石英塔架上，塔架會(huì)緩慢垂直上升至石英工藝腔中進(jìn)行熱處理反應(yīng)。

　　爐式設(shè)備：先進(jìn)制程推進(jìn)下，RTP技術(shù)為未來主要發(fā)展趨勢RTP快速熱處理設(shè)備的加熱和退火速度遠(yuǎn)高于爐管設(shè)備，從常溫20℃加熱至數(shù)百℃只需要一秒左右，且受熱均勻，是先進(jìn)制程下的關(guān)鍵加熱設(shè)備。

　　RTP主要采用燈光輻射性熱源，一次加熱處理一片晶圓，受熱均勻性好且可以精密控制加熱程度，RTP可以分為RTO和RTA兩種，分別應(yīng)用于快速熱氧 化和快速熱退火制程，兩者設(shè)備主要差別在于反應(yīng)腔通入的氣體不同，RTO通入氧氣進(jìn)行氧化反應(yīng)，RTA通入氬氣或氮?dú)獾榷栊詺怏w避免氧化反應(yīng)。

　　8、清洗設(shè)備：清除各種污染物，提升芯片良率清洗設(shè)備：提升芯片良率關(guān)鍵，全球市場份額每年近250億元清洗工藝是提升先進(jìn)制程芯片良率的關(guān)鍵：先進(jìn)制程芯片微縮 —> 集成電路元件密度增加、制程復(fù)雜化，需要更多清洗工藝和更精密的清洗技術(shù)。

　　清洗工藝需穿插在半導(dǎo)體各項(xiàng)前道制程中，循環(huán)多次清洗：在半導(dǎo)體制作的光刻-刻蝕-薄膜沉積等過程會(huì)經(jīng)過多種化學(xué)反應(yīng)，為了有效去除制程中 的微塵顆粒和各種工藝中化學(xué)反應(yīng)造成的金屬污染等，必須在制程中反復(fù)一次又一次的進(jìn)行清洗工藝，以維持晶圓表面的清潔。

　　清洗工藝在先進(jìn)制程工藝數(shù)量達(dá)到200道以上，在制程中占比33%。根據(jù)ACRM數(shù)據(jù)，20nm芯片的清洗工藝達(dá)到200道以上，隨著制程微縮將繼續(xù)上升。

　　污染物會(huì)影響芯片制造的良率，為晶圓廠帶來損失：污染的晶圓除了造成芯片品質(zhì)較差，還可能導(dǎo)致其他價(jià)格高昂的前道設(shè)備受損。因此，清洗工 藝是先進(jìn)制程的關(guān)鍵工藝之一。

　　清洗設(shè)備：清洗工藝隨著芯片精度提升而大幅增長清洗設(shè)備是先進(jìn)制程芯片提升良率的關(guān)鍵：摩爾定律推動(dòng)芯片制程/工藝/材料精密化、潔凈度標(biāo)準(zhǔn)更高—>清洗設(shè)備的精密度和需求量持續(xù)增長。

　　9、量測設(shè)備：優(yōu)化各前道制程工藝，提升芯片良率量測設(shè)備：前道制程質(zhì)量優(yōu)化，全球市場份額每年近480億元量測設(shè)備用于前道檢測，貫穿芯片制造各道工藝環(huán)節(jié)進(jìn)行質(zhì)量控制和優(yōu)化，確保芯片的質(zhì)量和性能符合產(chǎn)品設(shè)計(jì)的標(biāo)準(zhǔn)。

　　檢測設(shè)備可分為前道制造、后道封測兩大應(yīng)用領(lǐng)域：（1）前道檢測（IC制造中的質(zhì)量把控）：通過光學(xué)/電子束檢測IC制造過程中，各個(gè)工藝造成 的芯片缺陷和工藝成功是否達(dá)到參數(shù)要求；（2）后道檢測（IC制造完成后的檢測封裝）：通過電學(xué)測試芯片效能，在芯片出貨前做最后把關(guān)。

　　前道檢測設(shè)備（量測設(shè)備）的技術(shù)難度和設(shè)備含金量高于后道檢測設(shè)備。在IC制造前道工藝中，從氧化擴(kuò)散開始至光刻、CVD、刻蝕、離子注入等 各個(gè)環(huán)節(jié)會(huì)進(jìn)行各種化學(xué)和物理反應(yīng)，在芯片制造的技術(shù)節(jié)點(diǎn)精密度達(dá)納米級(jí)情況下，任何一個(gè)環(huán)節(jié)出現(xiàn)技術(shù)不精確或外在環(huán)境污染等因素都會(huì)形 成芯片缺陷，導(dǎo)致產(chǎn)品良率降低甚至是大規(guī)模的芯片報(bào)廢。因此，有別于后道檢測設(shè)備，前道檢測設(shè)備在缺陷檢測和參數(shù)量測的標(biāo)準(zhǔn)皆比后道檢測 設(shè)備更為嚴(yán)苛。

　　量測設(shè)備：前道檢測工藝隨著芯片精度提升而大幅增長量測設(shè)備是提升先進(jìn)制程芯片良率的關(guān)鍵：先進(jìn)制程芯片微縮 —> 芯片的結(jié)構(gòu)/工藝/材料復(fù)雜化—>需要更精密、更精密的量測技術(shù)和更多的設(shè) 備。

　　量測設(shè)備：需對(duì)應(yīng)各種制程工藝，設(shè)備種類繁雜量測設(shè)備的技術(shù)和應(yīng)用復(fù)雜且多樣，主要應(yīng)用于光刻、刻蝕、氧化/薄膜沉積、CMP四個(gè)主要的前道制程環(huán)節(jié)。

　　量測設(shè)備可分為八類設(shè)備，主要以光學(xué)檢測技術(shù)為核心：晶圓制造的核心在于芯片上的成膜厚度和均勻度、圖案的精確程度等參數(shù)，由于各家晶圓 廠所用的工藝不同，前道檢測設(shè)備一半需要針對(duì)制程工藝進(jìn)行客制化，使得量測設(shè)備種類較為繁雜。其中，應(yīng)用領(lǐng)域主要可分為主要八類設(shè)備：厚 膜量測設(shè)備、光學(xué)OCD設(shè)備、形貌測量設(shè)備、掩模板測量設(shè)備、套刻誤差測量設(shè)備、五圖形晶圓檢測、有圖形晶圓測量設(shè)備、電子束測量設(shè)備。

　　量測設(shè)備：先進(jìn)制程推進(jìn)下，檢測技術(shù)穩(wěn)定性成為競爭關(guān)鍵前道檢測技術(shù)至10nm以下將將需要新的檢測技術(shù)和設(shè)備，檢測技術(shù)的先進(jìn)性和穩(wěn)定性獲得客戶認(rèn)可將是競爭力關(guān)鍵。

　　檢測技術(shù)獲得客戶認(rèn)可是量測設(shè)備的競爭關(guān)鍵：量測設(shè)備有別于前道制造設(shè)備，其功能為了降低損失風(fēng)險(xiǎn)并提升芯片生產(chǎn)效益，雖然量測設(shè)備的技 術(shù)相較于前道制造設(shè)備較低，但是每一個(gè)制程的檢測工藝都皆不能有差錯(cuò)，否則會(huì)顯著影響芯片的成敗。因此，量測設(shè)備通常需要客戶長期驗(yàn)證， 憑借設(shè)備穩(wěn)定的表現(xiàn)和精度的測試能力獲得客戶認(rèn)可。

　　芯片的結(jié)構(gòu)/工藝/材料復(fù)雜化，推動(dòng)量測技術(shù)持續(xù)發(fā)展：制程微縮和三維結(jié)構(gòu)對(duì)于量測設(shè)備精確測量芯片的圖案尺寸、薄膜厚度、層間對(duì)齊、圖案 位置、表面形貌和電光特性帶來新的挑戰(zhàn)，同時(shí)也推動(dòng)量測技術(shù)持續(xù)發(fā)展。

　　光刻、刻蝕、薄膜沉積、CMP的四個(gè)工藝決定了芯片中電晶體的圖形和微觀結(jié)構(gòu)，是量測設(shè)備主要應(yīng)用領(lǐng)域。

　　4

　　國產(chǎn)前道設(shè)備標(biāo)的

　　北方華創(chuàng)：雙結(jié)構(gòu)化產(chǎn)業(yè)機(jī)遇，由大做強(qiáng)倍顯張力在全球半導(dǎo)體產(chǎn)業(yè)進(jìn)入弱周期化發(fā)展的背景下，中國大陸在雙重結(jié)構(gòu)化機(jī)遇下，產(chǎn)業(yè)具備顯著的跨周期發(fā)展屬性，這對(duì)核心設(shè) 備材料的需求拉動(dòng)是獨(dú)樹一幟且持續(xù)的，①產(chǎn)品需求結(jié)構(gòu)化：手機(jī)和各類IoT終端等存量巨大的電子產(chǎn)品核心芯片替代率仍舊較 低，制造節(jié)點(diǎn)配套和升級(jí)需求持續(xù)旺盛，同時(shí)，存儲(chǔ)器、功率器件和通用 代工等量產(chǎn)導(dǎo)入迎來“礎(chǔ)潤而雨”的戰(zhàn)略機(jī)遇期；②區(qū)域發(fā)展結(jié)構(gòu)化：資本開支和需求結(jié)構(gòu)化綜合拉動(dòng) 大陸區(qū)域持續(xù)穩(wěn)健高速成長，WSTS數(shù)據(jù)顯示，2013~2018年大陸半導(dǎo)體產(chǎn)業(yè)規(guī)模年均復(fù)合增長率約11%，是唯一持續(xù)實(shí)現(xiàn)2位數(shù)增 長的區(qū)域，且其他次快區(qū)域復(fù)合增長率均不足2%。

　　晶盛機(jī)電：國產(chǎn)硅晶圓制造設(shè)備的領(lǐng)航者

　　中國大陸硅片供應(yīng)商主要生產(chǎn)6英寸及以下的硅片，通過ittbank統(tǒng)計(jì)，目前中國12英寸晶圓廠產(chǎn)能已達(dá)46.3萬片/月，若包含 在建和計(jì)劃中的產(chǎn)能，12英寸晶圓廠產(chǎn)能可達(dá)109.8萬片/月。大尺寸硅片對(duì)技術(shù)要求極高，主要技術(shù)壁壘是硅片純度和良率問 題，其純度需要達(dá)到11個(gè)9以上（即99.999999999%）；同時(shí)大尺寸硅片對(duì)切割、倒角、磨削等加工環(huán)節(jié)工藝要求都很高，國內(nèi)目 前的技術(shù)水平還難以達(dá)到高良率，很難得到客戶認(rèn)可，而大硅片作為最核心的半導(dǎo)體材料，是我國必須實(shí)現(xiàn)自主可控的環(huán)節(jié)。