中國臺灣半導(dǎo)體研究中心（TSRI）與日本產(chǎn)業(yè)技術(shù)總合研究所（AIST）合作，開發(fā)新型晶體管結(jié)構(gòu)。日本媒體指出，這有助制造2納米以下線寬、規(guī)劃應(yīng)用在2024 年后的新一代先進(jìn)半導(dǎo)體。

　　TSRI在去年12月下旬公布，于IEEE國際電子器件會議IEDM（

　　International Electron Devices Meeting）線上會議中，與日本產(chǎn)業(yè)技術(shù)總合研究所共同開發(fā)低溫芯片鍵合技術(shù)；相關(guān)技術(shù)可將不同通道材料的基板，直接鍵合成一個基板，并應(yīng)用在互補(bǔ)式晶體管器件上。

　　這項(xiàng)技術(shù)可有效減少器件的面積，提供下一代半導(dǎo)體在多層鍵合與異質(zhì)整合的研究可行性參考。

　　日本經(jīng)濟(jì)新聞中文網(wǎng)今天報道，這項(xiàng)共同研究計劃從2018 年啟動，日本和臺灣研究機(jī)構(gòu)各自發(fā)揮優(yōu)勢；日本產(chǎn)業(yè)技術(shù)總合研究所利用先前累積的材料開發(fā)知識和堆疊異種材料的技術(shù)，TSRI在異質(zhì)材料堆疊晶體管的設(shè)計和試制技術(shù)上提供協(xié)助。

　　相關(guān)技術(shù)是將硅（Si）和鍺（Ge）等不同通道材料從上下方堆疊、使「n 型」和「p 型」場效應(yīng)晶體管（FET）靠近、名為CFET 的結(jié)構(gòu)。

　　報道指出，與之前晶體管相比，CFET 結(jié)構(gòu)的晶體管性能高、面積小，有助制造2納米以下線寬的新一代半導(dǎo)體；此次開發(fā)的新型晶體管，預(yù)計應(yīng)用在2024 年以后的先進(jìn)半導(dǎo)體。

　　日本產(chǎn)業(yè)技術(shù)總合研究所表示，相關(guān)技術(shù)在世界上是首次，規(guī)劃未來3 年內(nèi)向民間企業(yè)轉(zhuǎn)讓技術(shù)，實(shí)現(xiàn)商用化。

　　晶圓代工龍頭臺積電也積極布局先進(jìn)半導(dǎo)體制程，董事長劉德音日前指出，臺積電3納米制程依計劃推進(jìn)，甚至比預(yù)期還超前一些。臺積電原訂3納米今年試產(chǎn)，預(yù)計2022 年下半年量產(chǎn)；臺積電規(guī)劃3納米采用鰭式場效晶體管（FinFET）架構(gòu)，2納米之后轉(zhuǎn)向環(huán)繞閘極（GAA）架構(gòu)。

　　臺積電日前也公告赴日本投資定案，將在日本投資設(shè)立100% 持股子公司，實(shí)收資本額不超過186 億日圓，約1.86 億美元，擴(kuò)展3D芯片（3DIC）材料研究，預(yù)計今年完成。