兩年前，臺積電量產(chǎn)了7nm工藝，今年將量產(chǎn)5nm工藝，這讓臺積電在晶圓代工領(lǐng)域保持著領(lǐng)先地位?，F(xiàn)在3nm工藝也在按計(jì)劃進(jìn)行。根據(jù)臺積電的規(guī)劃，3nm風(fēng)險試產(chǎn)預(yù)計(jì)將于明年進(jìn)行，量產(chǎn)計(jì)劃于2022年下半年開始。

7月20日，據(jù)外媒報道，臺積電還將在5nm和3nm工藝制程之間推出4nm工藝制程。

報道稱，臺積電在其官網(wǎng)披露的第二季度電話會議中提到了4nm工藝，并表示將啟動4nm工藝作為5nm工藝的延伸。此外，4nm工藝將兼容5nm工藝的設(shè)計(jì)規(guī)則，較5nm工藝更有性價比優(yōu)勢，瞄準(zhǔn)的是下一波的5nm產(chǎn)品，計(jì)劃在2022年大規(guī)模量產(chǎn)。

據(jù)悉，臺積電曾表示，3nm沿用FinEFT技術(shù)，主要是考量客戶在導(dǎo)入5nm制程的設(shè)計(jì)也能用在3nm制程中，無需面臨需要重新設(shè)計(jì)產(chǎn)品的問題，臺積電可以保持自身的成本競爭力，獲得更多的客戶訂單。

報道中指出，3nm工藝將會在2022年下半年大規(guī)模量產(chǎn)，4nm工藝作為5nm工藝的延伸，可能會在上半年量產(chǎn)。并且3nm工藝是繼5nm之后臺積電全新一代的芯片制程工藝節(jié)點(diǎn)，與今年的5nm工藝相比，3nm工藝的晶體管密度提高了15%，性能提高了10-15%，能源效率也提高了20-25%。